计算机组成原理_-CPU子系统-MIPS-5-指令时间特性分析.ppt

《计算机组成原理_-CPU子系统-MIPS-5-指令时间特性分析.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、3.5.5MIPS32处理器设计（指令时间特性分析）1/11※CPU设计的主要任务※拟定指令集√※数据通路设计√※控制器设计√RISC32单/多周期处理器，指令周期如何确定？时效特性如何?2/11假设各部件的硬件延时（10-12秒，皮秒）：√存储器的读写操作：200ps√寄存器堆的读写操作：100ps√ALU和加法器运算：150ps√拼接器：50ps√其它部件忽略不计：0ps1.MIP32单周期CPU分析3/11基于前述设计的处理器，它能支持R、I、J型共11条目标指令。RaRbRwMUXDataALUMUXWDEaddrRDADDWDADDad

2、drPC+4InstructionclockFR55516WeReMUXU<<2264<<2MUX指令存储器ABrstWn28clockalu_opclockaddrd,rs,rt#$rd←$rs+$rt200+100+150+100=550ps[举例]150PC回路是硬件并行的非关键路径4/11200100150100RaRbRwMUXDataALUMUXWDEaddrRDADDWDADDaddrPC+4InstructionclockFR55516WeReMUXU<<2264<<2MUX指令存储器ABrstWn28clockalu_opclo

3、cklwrt,imm(rs)#$rt←Mem[$rs+E(imm)]200+100+150+200=750ps150PC回路是硬件并行的非关键路径+100200100150200100用同样方法可得到如下时间：由此可见：lw指令耗时最长:指令类别路径分段延时（ps）最长延时(ps)→单周期CPU的指令周期T应不小于lw指令时间→T=750ps→CPU主频≈1.33GHz6/11R/I型运算指令200+100+150+0+100550I型lw200+100+150+200+100750I型sw200+100+150+200650I型beq200+1

4、00+150450J型指令200+50250I型lw200+100+150+200+100750750ps※单周期CPU特性总结（2）处理器的CPI≡1;（1）指令周期与时钟周期等长，且宽度较大;（3）在指令周期中，各种硬件资源均被相应的功能操作独占，不能共享，硬件利用率低；→对简单的小规模指令集支持较好；→难胜任浮点或更复杂指令集；（4）所有指令无论其实际执行时间长短，均分配较长的时钟周期，时间浪费严重;7/112.MIPS32多周期CPU分析已能支持：PCWriteoperationextendAluSrc_AMem2RegPCSrc[1:0

5、]AluSrc_B[1:0]RegDstIRWrite+4PCALURN1RN2WNRD1RD2RegWriteWD寄堆zeroAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD2RegWriteWD寄堆EMDRAB<<2<<2U0100100100011011011010IRFIorDrst8/11部分R型运算、I型(访存/分支/运算等)和J型j指令；[举例]共4T:+4PCALURN1RN2WNRD1RD2RegWriteWD寄堆zeroAddrRDWDMemReadMemWrite存储器RN1RN2WNRD1RD

6、2RegWriteWD寄堆EMDRAB<<2<<2U0100100100011011011010IRFPCWriteoperationextendAluSrc_AMem2RegPCSrc[1:0]AluSrc_B[1:0]RegDstIRWriteIorDrstaddrd,rs,rt#$rd←$rs+$rt(FT)200+(DT)100+(ET)150+(RT)100=550ps9/11用同样方法，可得如下结果：指令FTDTETMTRT合计I/R运算200100150X100550I型lw200100150200100750I型sw2001001

7、50200X650I型beq200150150XX500J型指令20050XXX250由此可见：耗时最长的步骤为读写存储器-200ps→T=200ps→CPU主频≈5GHz指令周期4T=8005T=10005T=10003T=6002T=40010/11※多周期CPU特性总结（1）缩短时钟周期，可以为不同的指令安排多个时钟周期，CPI≥2；（2）不同类型指令分配的时钟周期数可以不同；（4）硬件可共享，硬件资源的综合利用率高。（3）指令周期的长度一般会变长，执行速度降低；11/11