存储系统和结构 第五章.ppt

存储系统和结构 第五章.ppt

ID:49996370

大小:937.00 KB

页数:112页

时间:2020-03-07

存储系统和结构 第五章.ppt_第1页
存储系统和结构 第五章.ppt_第2页
存储系统和结构 第五章.ppt_第3页
存储系统和结构 第五章.ppt_第4页
存储系统和结构 第五章.ppt_第5页
资源描述:

《存储系统和结构 第五章.ppt》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、第5章存储系统和结构存储系统是由几个容量、速度和价格各不相同的存储器构成的系统,设计一个容量大、速度快、成本低的存储系统是计算机发展的一个重要课题。本章重点讨论主存储器的工作原理、组成方式以及运用半导体存储芯片组成主存储器的一般原则和方法,此外还介绍了高速缓冲存储器和虚拟存储器的基本原理。本章学习内容5.1存储系统的组成5.2主存储器的组织5.3半导体随机存储器和只读存储器5.4主存储器的连接与控制5.5提高主存读写速度的技术5.6多体交叉存储技术5.7高速缓冲存储器5.8虚拟存储器本章学习要求了解:存储器的分类方法和存储系统的

2、层次理解:主存储器的基本结构、存储单元和主存储器的主要技术指标掌握:数据在主存中的存放方法了解:半导体随机存储器(静态RAM和动态RAM)的基本存储原理理解:动态RAM的刷新了解:RAM芯片的基本结构理解:各种不同类型的ROM掌握:主存储器容量的各种扩展方法理解:主存储器和CPU的软连接了解:Cache存储系统和虚拟存储器的概念5.1存储系统的组成5.1.1存储器分类1.按存储器在计算机系统中的作用分类⑴高速缓冲存储器用来存放正在执行的程序段和数据,以便CPU高速地使用它们。⑵主存储器用来存放计算机运行期间所需要的程序和数据,C

3、PU可直接随机地进行读写访问。⑶辅助存储器用来存放当前暂不参与运行的程序和数据,以及一些需要永久性保存的信息。CPU不能直接访问它。2.按存取方式分类⑴随机存取存储器RAMCPU可以对RAM单元的内容随机地访问。CPU对任何一个存储单元的存取时间是相同的。⑵只读存储器ROMROM存储器的内容只能随机读出而不能写入。⑶顺序存取存储器SAM只能按某种顺序存取,存取时间与信息存放的物理位置有关。⑷直接存取存储器DAM当要存取所需的信息时,先指向整个存储器中的某个小区域(如磁盘上的磁道),然后在小区域内顺序检索直至找到目的地后再进行访问

4、。5.1存储系统的组成3.按存储介质分类⑴磁芯存储器利用两种不同的剩磁状态表示“1”或“0”。它的读出是破坏性读出。⑵半导体存储器采用半导体器件制造的存储器,主要有双极型存储器和MOS型存储器两大类。⑶磁表面存储器在金属或塑料基体上涂一层磁性材料,用磁层存储信息,常见的有磁盘、磁带等。⑷光存储器采用激光技术控制访问的存储器。5.1存储系统的组成4.按信息的可保存性分类断电后,存储信息即消失的存储器,称易失性存储器。断电后信息仍然保存的存储器,称非易失性存储器。如果某个存储单元所存储的信息被读出时,原存信息将被破坏,则称破坏性读出

5、。具有破坏性读出的存储器,每当一次读出操作之后,必须紧接一个重写的操作,以便恢复被破坏的信息。5.1存储系统的组成5.1.2存储系统层次结构为了解决容量、速度和价格之间的矛盾,出现了多层次的存储系统,把各种不同存储容量,不同存取速度的存储器,按一定的体系结构组织起来,使所存放的程序和数据按层次分布在各存储器中,形成一个统一整体的存储系统。5.1存储系统的组成由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次。1.Cache-主存层次在CPU和主存之间设置了一级容量不大,但速度很高的高速缓冲存储器(Cache

6、),简称高速缓存或快存。CPU在某一小段时间内所要访问的程序和数据被事先从主存中调入Cache中,当CPU需要这些程序和数据时,就直接去Cache中读取。5.1存储系统的组成Cache-主存层次的存取速度接近于Cache的存取速度,但容量是主存的。因此,解决了高速度和低成本之间的矛盾。这个层次完全由硬件实现。辅助硬件(存储器控制电路)Cache主存CPU5.1存储系统的组成2.主-辅存层次辅助存储器是主存的补充,用来存放暂时不用的程序和数据,当需要时,再调到主存中去。主-辅存层次通过附加的硬件及存储管理软件来控制。主-辅存层次的

7、存取速度接近于主存的存取速度,容量是辅存的容量,从而解决了大容量和低成本间的矛盾。5.1存储系统的组成三级存储系统的总的效果是:存取速度接近于Cache水平,存储容量非常之大,整个价格也比较合理。辅助软硬件主存辅存CPU5.1存储系统的组成5.2主存储器的组织5.2.1主存储器的基本结构主存储器通常由存储体、地址译码驱动电路、I/O和读写电路组成。存储体地址线读/写控制线I/O地址译码驱动和读写电路数据线存储体是存储单元的集合体,存放程序和数据。地址译码驱动电路包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应

8、的译码输出线上的有效电平,以表示选中了某一单元;驱动器提供驱动电流去驱动相应的读、写电路对被选中单元进行读、写操作。I/O和读写电路完成被选中存储单元中各位的读出和写入操作。5.2主存储器的组织读/写操作是在控制器的控制下进行的。5.2.2主存储器的存储单元位是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。