USB接口内部结构_IC.doc

USB接口内部结构_IC.doc

ID:49651661

大小:680.31 KB

页数:16页

时间:2020-03-03

USB接口内部结构_IC.doc_第1页
USB接口内部结构_IC.doc_第2页
USB接口内部结构_IC.doc_第3页
USB接口内部结构_IC.doc_第4页
USB接口内部结构_IC.doc_第5页
资源描述:

《USB接口内部结构_IC.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、一、USB接口电路1、USB1.1协议对IO口直流特性的要求:2、Virtex-5IO:1)LVTTL直流特性2)LVCMOS、LVDCI和LVDCI_DV2直流特性:4、USB1T11芯片:通过查找资料在FPGA中用LVCMOS类型的IO口进行USB接口电路的代替。一、TSMCIOLibrary中IO口的分析:TSMCIO库中有许多IO口类型,选择符合接口电路对IO进行版图提取并分析仿真其性能是否符合要求。主要是分析一下IOlibrary中的PRB24SDGZIO口电路,PRB24SDGZ的结构图如下:PRB24SDGZ采用schmitt输入和三态输出结构,并且具

2、有耐高压性能。根据其所提供的版图提取出其电路原理图:1输入电路:由上原理图左半部分可知,输入采用施密特输入结构,施密特输入结构可以提高噪声容限,PAD输入经过施密特后接3个非门结构,该结构的目的主要是讲PAD点的3.3v电平转化成芯片内部的供电电压1.8v,同时也起到提高驱动能力的作用。为了能够耐高压,该IO口电路采用了一种floatingN-well结构:上图中下半部分是输出驱动管,上半部分是FloatingN-well结构,其工作原理是:当PAD点输入电压超过3.3+Vth时,M191和M192管子会反向导通,而M193管子截止,此时节点F_Nwell就会跟随P

3、AD点的电压变化,与此同时,M194管子也会导通,是A节点的电压与PAD点的一样,保证了输出驱动管子M188的截止;但PAD电压小于3.3v,N-well又偏置在3.3v,所以该结构具有耐高压的作用。2输出电路:由于芯片内部的corevoltage是1.8v输出的电平是3.3v,故IO电路采用了一种差动级联逻辑(DCVSL)设计的结构作为电平转换,其结构如下:具体的工作原理是:两个输入为两个相反的输入电平,当IN=1时,OUT_n被拉低,使得M48管子导通,把Vout拉高,同时,M88和M49两个管子都是截止的,这样两个输入端就会达到0V(低电平)和3.3V(高电平

4、)。输出三态控制:输出三态控制OEN经过一个非门然后分别与I进行与非和或非,最后驱动输出管子达到三态输出的功能,原理图的最后一部分是ESD保护,采用反偏的二极管和栅接地的MOS管进行ESD保护。上面是对IO电路各个模块的分析,下面给出其功能仿真:上图中的4个波形分别是:I、C、PAD、OEN。由图中可以看出当OEN有效时(OEN=0),PAD点的波形随I的变化而变化,此时C的信号也与PAD一样;而当OEN无效时(OEN=1),PAD点得波形不再随I的变化而变化,表现出高阻的状态。从仿真结果与PRB24SDGZdatasheet的真值表对比可知所提取的原理图的功能是正

5、确的。3POC电路:POC是用来防止IO输出不定态(当VD33上电而VDD还未上电时,IO可能输出不定态,这时POC为高电平,则可以使IO输出高阻)。POC的工作原理是:当VDD未上电时,POC输出高电平信号,控制IO口电路,使其输出保持高阻状态避免不定态的出现。其仿真结果如下:红色---3.3V绿色---POC橘红---1.8V由仿真图可以看出在1.8V电压未供电时POC输出是高电平,当1.8V供电时,POC输出是低电平。PRB24SDGZIO电路后仿结果:(图中曲线分别为VoenViVpadVc)OEN低电平有效时:TT工艺角:芯片核心输入I到PAD的延时为Td

6、elay_max=7.3436ns;Tdelay_min=7.2034ns。PAD的上升时间:T_rise_min=4.615nsT_rise_max=4.8167ns下降时间:T_fall_min=4.523nsT_fall_max=4.5845nsSS工艺角:芯片核心输入I到PAD的延时为Tdelay_max=8.2737ns;Tdelay_min=8.091ns。PAD的上升时间:T_rise_min=5.1581nsT_rise_max=5.4275ns下降时间:T_fall_min=4.5317nsT_fall_max=4.5603nsFF工艺角:芯片核心

7、输入I到PAD的延时为Tdelay_max=6.4762ns;Tdelay_min=6.4488ns。PAD的上升时间:T_rise_min=4.2995nsT_rise_max=4.3308ns下降时间:T_fall_min=4.5816nsT_fall_max=4.6021nsSF工艺角:芯片核心输入I到PAD的延时为Tdelay_max=7.1599ns;Tdelay_min=7.0748ns。PAD的上升时间:T_rise_min=4.4384nsT_rise_max=4.7419ns下降时间:T_fall_min=4.8384nsT_fall_max=

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。