触发器 R-S、D 、J-K 实验报告(有数据).doc

《触发器 R-S、D 、J-K 实验报告(有数据).doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验五触发器R-S、D、J-K一、实验目的1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法；2、学会正确使用触发器集成芯片；3、了解不同逻辑功能触发器相互转换的方法。二、实验仪器及器件1、双踪示波器2、实验用元器件74LS001片74LS74双D型触发器1片74LS112双J-K触发器1片三、实验内容及结果分析1、基本R-SFF功能测试将两个TTL与非门首尾相接构成基本R-SFF电路如图4.1所示。(1)按下面的顺序在、端加信号：观察并记录FF的Q、端的状态，将结果填入表4.1中，并说明在上述各种输入状态下，FF执行的是什么功能？表4

2、.1表4.2Q逻辑功能0110置01110保持1001置11101保持Q0脉冲101脉冲01脉冲10（2）端接低电平，端加脉冲（手动单脉冲）。（3）端接高电平，端加脉冲（手动单脉冲）。（4）连接、，并加脉冲（手动单脉冲）。观察（2）、（3）、（4）三种情况下，Q、端的状态。见表4.2总结基本R-SFF的Q或端的状态改变和输入端、的关系。、（5）当==0时，观察Q、端的状态。此时使、同时由低电平跳为高电平时，注意观察Q、端的状态，重复3～5次看Q、端的状态是否相同，以正确理解“不定”状态的含义。表4.3QQQ001100110011111011011101

3、0011001100111101111011012、维持—阻塞型D触发器功能测试双D型正边沿维持—阻塞型触发器74LS74的逻辑符号如图4.2所示。(1)在、端加低电平，观察并记录Q、端的状态。(2)在、端加高电平，D端分别接高、低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端的变化（即由低电平跳为高电平和高电平跳为低电平）。(3)当==1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理上述实验室数据，将结果填入表4.4中。令==1，将D和端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形。表4.4CP

4、D00XX011101XX011110XX00101100001110011↑000101011110001110011↓00011100113、负边沿J-K触发器功能测试双J-K负边沿J-K触发器74LS112芯片的逻辑符号如图4.5所示。(1)按表4.3给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.5中。(2)令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q和CP波形，并与D型触发器实验2的(4)D和端相连时观察到的Q端的波形相比较，有何异同点？表4.5CPJK00XXXX101XXXX110XXXX011↓0X0011↓1X0111↓X

5、01111↓X110相同点：两个Q的波形的周期都是10us，幅度都是5V。不同点：维持—阻塞型D触发器在CP脉冲上升沿到来后瞬间转换输出状态；负边沿J-K触发器在CP脉冲下降沿到来后瞬间转换输出状态。4、触发器功能转换(1)将D触发器和J-K触发器转换成T，触发器，列出表达式，画出实验电路图。(2)接入连续脉冲，观察各触发器CP及Q端波形。比较两者关系。(3)自拟实验数据表并填写。D触发器特性方程：J-K触发器特性方程：T，触发器的特性方程：，故实验电路图如图所示。D触发器转换成T，触发器JK触转发器换成T，触发器四、总结各触发器的特点基本RS触发器维持

6、阻塞D触发器负边沿JK触发器结构或逻辑符号0有效—置1输入—置0输入、—状态输出—异步置1信号—异步置0信号CP—时钟脉冲信号D—输入信号、—状态输出—异步置1信号—异步置0信号CP—时钟脉冲信号J、K—输入信号、—状态输出特性方程特性表QnQn+1CPDQnQn+1CPJKQnQn+1000001010011100101110111不定不定11000100011011001100000101001110010111011101110010触发方式电位触发。上升沿（正边沿）触发。下降沿（负边沿）触发。动作特点输入信号直接控制输出状态。在时钟脉冲CP的上升

7、沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。在时钟脉冲CP的下降沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。说明时钟触发器有3类决定状态输出的外部信号：①异步置位信号、异步复位信号0有效，异步控制。当=0、=1时，使触发器的次态Qn+1=1；当=0、=1时，使触发器的次态Qn+1=0。②时钟脉冲信号CP在==1无效时，CP决定触发器何时接收输入信号、何时改变状态。③输入信号D，J、K在CP的控制下，决定触发器的状态如何变化。