基于ISE52的输入方法修改稿.doc

基于ISE52的输入方法修改稿.doc

ID:49472992

大小:94.43 KB

页数:7页

时间:2020-03-01

基于ISE52的输入方法修改稿.doc_第1页
基于ISE52的输入方法修改稿.doc_第2页
基于ISE52的输入方法修改稿.doc_第3页
基于ISE52的输入方法修改稿.doc_第4页
基于ISE52的输入方法修改稿.doc_第5页
资源描述:

《基于ISE52的输入方法修改稿.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、基于ISE52的输入方法修改稿  基于ISE5.2的输入方法修改稿第1页第3章设计输入内容提要本章介绍了Xilinx公司ISE5.x的原理图(schematic)输入,VHDL/Verilog语言描述,状态图输入,IP核复用等输入方法,和Altera公司QuartusⅡ的原理图输入和HDL输入方法。  知识要点设计输入,原理图输入,VHDL/Verilog语言描述,状态图输入,IP核复用。  教学建议:本章的重点掌握是Xilinx公司和Altera公司的FPGA器件的输入设计方法。  要求了解不同输入设计方法的特点,掌握FPGA器件的原理图输入、VHDL/Verilog语言描述

2、、状态图输入,IP核复用等输入设计方法。  建议学时数为44学时。  学习中应注意不同的软件版本,相同或者类似名称的输入方法,其操作方法和步骤是不同的。  可以结合第8章的应用实例,通过设计实例,熟悉和掌握不同的输入方法。  3.1基于ISE5.2的设计输入方法设计输入(DesignEntry)是FPGA设计的第一步,设计输入完成对电路或电路功能的描述。  Xilinx公司开发的的ISE5.x(IntegratedSoftwareEnvironment)FPGA/CPLD用户开发集成环境为FPGA设计者提供了多种输入方法,主要有原理图(schematic)输入,VHDL/Ver

3、ilog语言描述,状态图输入,IP核复用等。  3.1.1原理图输入原理图输入是FPGA设计中一个比较直观的输入方法。  顶层设计采用原理图输入有利于对整个系统的把握。  11..启动ISE5.2“开始”?“程序”?“XilinxISE5”,在下拉子菜单中点击ProjectNavigator启动ISE5.2。  启动后的ProjectNavigator如图3.1.1所示。  基于ISE5.2的输入方法修改稿第2页图3.1.1第一次启动时的ISE5.2界面2.建立工程设计开始,首先要建立一个工程,所有的设计将在这个工程下完成。  (1)选择File?Newproject,跳出Ne

4、wproject对话框,如图3.1.1.2所示。  图3.1.2新建工程对话框  (2)如图3.1.2所示键入工程名和工程路径。  (3)如图3.1.2所示在ProjectDeviceOption中选择相应的目标器件。  DeviceFamily栏选择器件的系列,Device栏选择器件的型号,Package栏选择器件的封装,SpeedGrade栏选择器件的速度类型,DesignFlow栏选择设计流程。  如果不做特别申明,本书基于ISE5.2的所有设计都将选用如图所示的目标器件。  点击OK,如图3.1.3所示。  键入工程名键入工程路径选择目标器件基于ISE5.2的输入方法修

5、改稿第3页图3.1.3工程建立好后的ISE5.2界面3.建立原理图输入源文件  (1)选择Project?Newsource,或者在SourcesinProject窗口中单击鼠标右键,选择Newsource,跳出“新建工程设计文件”对话框。  如图3.1.4所示选择Schematic,然后在File中键入文件名half_add,文件将存于Location中所示的位置,如图3.1.4所示。  图3.1.4新建工程设计文件对话框基于ISE5.2的输入方法修改稿第4页  (2)单击“下一步”?“完成“,跳出XilinxECS(EngineeringCaptureSystem)设计界面

6、,如图3.1.5所示。  图3.1.5XilinxECS窗口44..下面以一个简单的半加器为例介绍如何在2ISE5.2中使用原理图输入  (1)假设半加器的输入为A和B,输出为S(和)和CO(进位)。  由半加器的真值表(如表3.1.1.1)得到半加器的输入输出的关系逻辑表达式为S=AxorBCO=AandB表3.1.1半加器真值表输入输出ABSCO0000011010101101基于ISE5.2的输入方法修改稿第5页由逻辑表达式可以通过ISE5.2的ECS完成对半加器的功能描述。  (2)在图3.1.6中可以看到ECS主窗口的左边栏有两个选项Options和Symbols。 

7、 单击Symbols选项,如图3.1.6所示。  图3.1.6Symbols选项界面可以看到ECS的Symbols选项界面中有Categories(分类窗口)和Symbols(原理图符号)窗口。  Xilinx的原理图库中有大量的原理图符号可供选择,为画原理图提供了方便。  Categories中对所有的原理图进行了分门别类,有Buffer(缓冲器),Comparator(比较器),counter(计数器),Decoder(解码器),Flip_Flop(寄存器),Latch(锁存器),Log

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。