LATTICE 非常详细的时序约束(中文教程).pdf

《LATTICE 非常详细的时序约束(中文教程).pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、AchievingTimingClosureJohnLi©LATTICESEMICONDUCTORCORPORATIONPage1Agenda•Timingclosure的概念•Timingclosure的步骤•采用合适的CodingStyle•进行适当的综合约束•管脚锁定•实施Latticeconstrains•Map•布局布线•控制placeandroute•Floorplanningthedesign©LATTICESEMICONDUCTORCORPORATIONPage2Timingclosure的概念•当前FPGA的设计规模越来越大，复杂程

2、度日益增加，同时要求系统的Perfromace也越来越高。•获得Timing目标越来越困难.•设计者必须采用各种技术提升系统性能以满足设计的Timing要求.©LATTICESEMICONDUCTORCORPORATIONPage3Timingclosureprocedure•1.采用合适的codingstyle•2.进行适当的综合约束•3.管脚锁定•4.实施Latticeconstrains•5.Map•5.布局布线•7.控制placeandroute•8.Floorplanningthedesign©LATTICESEMICONDUCTORCOR

3、PORATIONPage4采用合适的codingstyle关于提升FPGA系统性能，工程师最容易想到的方法就是通过进行综合约束、布局布线约束、和其他的优化技术提升系统性能，当然这些都是设计过程中所必需的，但所有这些优化方法对于系统性能的提升都是有限的，系统的性能最终还是取决于工程师的设计（codingstyle），其中同步设计是最重要的一点.下面讨论一些具体的coding技术，合理的运用这些coding技术能够尽可能的减小两级寄存器之间的延时从而获得更高的系统速度.-通用的codingstyle--HierarchicalCoding---TeamB

4、ased的设计：多个工程师可以同时参与到一个复杂设计中来。---加速设计和编译过程：关键模块可以单独修改而不会影像整个设计。---缩短设计周期：重复利用成熟模块。---模块可以容易被工程师理解和维护.---缺点：如果模块划分不合理，特别是模块边界设计处理不当会影响FPGA的资源利用率和最终的系统性能。©LATTICESEMICONDUCTORCORPORATIONPage5采用合适的codingstyle---上述缺点可以通过细致的hierarchy设计来克服.---hierarchicaldesign需遵循的规则:----toplevel模块仅仅应

5、该包含instantiationstatement，即在顶层模块中调用子模块。----任何I/Oinstantiation应当包含在toplevel模块中。----任何输入输出器件的信号应当在toplevel模块中声明为：input、output和bi-directionalPin.--Designpartitioning---在submodule中register所有输出，以保证所有submodule之间为同步设计，获得更好的系统performance。©LATTICESEMICONDUCTORCORPORATIONPage6采用合适的coding

6、style---保证相关逻辑和共享资源在同一个模块中实现。这样可以做到更好的资源共享，综合工具只能针对一定数量的逻辑进行优化；综合工具可以在一个模块内部优化整个关键路径；跨模块的关键路径也不会被有效的优化。©LATTICESEMICONDUCTORCORPORATIONPage7采用合适的codingstyle---针对不同地优化目标来划分模块----分离关键路径和非关键路径可以获得更好的综合效果。----设计者应该在充分考虑性能需求和资源需求的基础上进行逻辑设计.针对不同的模块采用不同的优化策略，以避免相互影响。---对于那些并不需要highper

7、formance的模块应该放松约束以节省和预留关键资源给关键路径。©LATTICESEMICONDUCTORCORPORATIONPage8采用合适的codingstyle---在单独的模块中保存实例化代码：可以非常方便的在RAM行为仿真模型和实际的RAM块代码之际间进行切换.---每个Module的规模在30~80PFU：小模块由于资源有限不利于综合工具实施“resourcesharing”算法；规模太大的模块一旦更改其中的一小部分就会导致整个模块重新综合，影响到一些不必要的逻辑，增大综合运行时间。--designregistering---利用流

8、水设计提高系统性能，把一个较长的路径分割为多个短路径，并在多个时钟周期完成。©LATTICESEMICOND