cmos集成电路基础知识.doc

《cmos集成电路基础知识.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、DesignofAnalogCMOSIntegratedCircuitsChapter4(DifferentialAmplifiers)通过对第三章(单击放大器)的学习，我对一般单管结构放大器的分析和计算有了较好的理解，但是现在使用的电路一般都是差分结构的，包括我所研究的电荷泵这一块，大多数也是以差分结构呈现。因此，理解好差分电路的重要性不言而喻。4」单端与差动的工作方式单端信号的参考电位为一固定电位(通常为地)。差动信号定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位大小相等，极性相反，严格说来，这两个结点与固定电位结点的

2、阻抗也必须相等。在差动信号屮。屮心电位称为“共模"(CM)电平。差动工作相比于单端工作有明显优势。如图1,图2所示。图1差动工作减少耦合干扰图2电源噪声对差动电路影响差动工作比单端具有的优势在于：对环境噪声具有更强的抗干扰能力；对电源电压的噪声有很好的抑制能力。因为差动输出时，两个结点的电位作差，可以将受到的干扰抵消掉，从而有效地抑制噪声。差动电路和对于单端电路还具有的优势是：偏置电路更简单和更高的线性度。差动放大器的诸多优点已经基本弥补了面积增加的缺憾。4.2基本差动对1、定性分析、图3基本差动对基本差动对如图3所示，先做定性分析。研

3、究Vinl?Vin2从？s到+oo吋，差分对工作情况。1）当Vinl比Vin2负很多吋,Ml截止，M2导通。此吋ID2=ISS,Voutl=VDD,Vout2=VDD?RDISS。2）汁Vinl比较接近Vin2吋，Ml逐渐导通，ISS屮一部分电流分扌到M1上而ISS=ID1+ID2，所以Voutl,Vout2。3）当Vinl=Vin2时，Voutl二Vout2二VDD?RDISS/2。后而当Vinl继续变大，Vin2变小吋，和前面情况对称。如图4所示。图4差动对的输入输出特性如此可得差动对两个重要特性：1）输出端的最大点评和最小点评吋完

4、全确定的（分别为VDD和VDD?RDISS）与输入共）输出端的最大点评和最小点评时完全确定的（，与输入共，模点评无关。模点评无关。电路处于平衡状态，小信号增益（（）屮曲线斜率）2）卅Vinl=Vin2时，电路处于平衡状态，小信号增益（图4（b）屮曲线斜率）当Vinl=Vin2）时达到最大。IVinl?Vin2l越大，非线性越严重。达到最大。2、共模特性、图3屮尾电流ISS的作用就是抑制输入共模电平的变化对M1和M2及输出电平的影响。I知有Voutl二Vout2,如图5所示，如此研究Vin,cm现在令Vinl=Vin2=Vin,cm,SS

5、由NFET来提供，从0到VDD变化吋的情况。图5(“)检测输入共模电压变化的差动对电路(b)M3管工作在深线性区的等效电路1)Vin,cm=0,M1和M2截止ID1=ID2=O,所以ID3=0，而Vb高电平，M3反型层已形成，却无电流，故而处于线性区。此时Voutl=Vout2=VDD。2)Vin,cm变得更正，如图5(b)所示，M3管将等效为一个电阻。半Vin,cm>VTH时，M1和M2导通ID1和ID2,VP,M1和M2构成源跟随器，强制VP跟随Vin,cm变化。3)Vin,cm足够高时，VDS3>VGS3?VTH3,M3工作于饱和

6、状态，由于ID3=1W?nCox(VGS3?VTH3)22LID3=ID1+ID2将保持为定值。故而推断电路正常工作吋(即M3处于饱和区),应有Vin,CM彳VGS1+(VGS3?VTH3)4)若Vin,cm进一步增大，由于IDI=ID2不变，Voutl=Vout2也已相对恒定。若Vin,cmfVout1+VTH二VDD?RDISS4-VTH,2则M1和M2进入线性区，由此亦得Vin,cm上限。故有：VGS1+（VGS3?VTH）

7、6共模输入…输出特性曲线5）差动对的输出电压摆幅若必须Ml和M2工作在饱和区，则有Vin,CM?VTH三Vout三VDD,则Vin,cm越大，允许输出的摆幅就越小。所以应该选择尽量小的Vin,cmo2、定量分析（篇幅所限，以下从简）、定量分析（篇幅所限，以下从简）分析定量分析CMOS差动对的特性，建立起差动输岀电流（电压）与输入差动电压的函数关系。先进性大信号分析：图7差动对电路首先有Vinl?Vin2=VGS1?VGS2,由饱和区电流公式ID二可得：1W?nCox（VGS?VTH）22L（VGS?VTH）2=所以：ID1W?nCox2

8、LVGS=21D?nCoxWL+VTH因而：Vinl?Vin2二21DI21D2?WW?nCox?nCoxLL而：ISS=IDI+ID2所以：。(Vinl?Vin2)2二所以：2?nCoxWL(ISS?2I