微机原理4章.ppt

《微机原理4章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：★内存储器（简称内存，又称主存储器）★外存储器。内外存关系类似人脑与笔记本关系：内存直接和CPU及输入输出设备打交道。容量小，速度快，价格高。外存间接和CPU联系。存储速度慢，存储容量大，价格相对低，程序需用时可由外存调到内存，用完存到外存。第四章内部存储器4.1存储器的分类1、按层次结构分4.1.1几种不同的分类方法2、按存储介质分★半导体存储器：▲双极型：速度快、集成度低、功耗大▲MOS型：速度慢、集成度高、功耗低★磁介质存储器：▲磁表面存储器（软盘、硬盘、

2、磁盘、磁鼓）▲磁芯存储器3、按功能分★随机存取存储器RAM：可读可写、断电丢失★只读存储器ROM：正常只读、断电不丢失半导体存储器只读存储器（ROM）随机存取存储器（RAM）双极性---RAM掩膜式ROM可编程ROM---PROM紫外线擦除可编程ROM—EPROM电擦除可编程ROM----EEPROM闪速存储器----FlashMemory静态RAM（SRAM）动态RAM（DRAM）MOS型RAM4.1.2RAM的操作特点图示★随机存取存储器RAM的操作特点：⑴CPU对RAM中的每一单元能读出又能写入；⑵读/写过程中先寻找存储单元的地址，在读/写内容；⑶读/写时

3、间与存储单元的物理地址无关；⑷失电后信息丢失；⑸作Cache用。★RAM按制造工艺不同分为：▲双极型：速度快、集成度低、功耗大，而被弃用；▲MOS型：速度慢、集成度高、功耗低静态SRAM（StaticRAM）---作Cache用动态DRAM（DynamicRAM）---作内存用，须刷新。★只读存储器ROM的操作特点：⑴存放的信息在制造或使用前已经写入，使用时不能改写；⑵使用时只能读出不能写入，读出时先寻址再读内容；⑶失电时存储信息不会丢失，因此用于存放固定不变的程序，如监控程序等。4.1.3ROM的操作特点掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次

4、编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除4.2随机存储存储器RAM4.2.1SRAM1、六管静态存储电路★图中,反相器T1、T2组成相互交叉连接的双稳态触发器：T1截止T2导通，则有A=1，且B=0；T1导通T2截止，则有A=0，且B=1。T3、T4是T1、T2的负载；T5、T6、T7、T8是控制管。★六管静态存储电路的工作原理：▲行选X=1且列选Y=1时，T5

5、、T6、T7、T8导通，则I/O=D=A，I/O=D=B写入时，写入信号自I/O端进入，如写入“1”，则I/O为“1”；I/O为“0”。行选X=1且列选Y=1，I/O和A连接，使A=1；I/O和B连接，使B=0T1截止，T2导通，“1”写入稳态触发器，并保持。DB地址寄存地址译码存储体控制电路AB数据寄存读写电路OEWECS★存储体存储器芯片的主要部分，基本存储电路有规则的集合，用来存储信息，基本电路采用矩阵排法形成一个整体。★地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元★片选和读写控制逻辑选中存储芯片，控制读写操作2、SRAM的矩阵结构片选端C

6、S*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝存储单元数×存储单元的位数＝2M×NM：芯片的地址线根数N：芯片的数据线根数存储体和地址译码器译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码3、SRAM实例：SRAM芯片211

7、4存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND行选译码64×64列选译码控制A3~A8D0~D3A0A1A2A9Y0Y15CSWE图用2114芯片组成4KRAM线选控制译码结构图DRAM与SRAM的结构和工作原理完全不同：双稳态触发器的有两个稳定状态，主要外界无触发脉冲加入，它的状态总不会改变，读出也是非破坏性的，所以以双稳态触发器为基本存储电路组成的存储

8、器称为静态存储器。而DR