ARM嵌入式系统复习资料.doc

《ARM嵌入式系统复习资料.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一.名词解释1.嵌入式系统：(EmbeddedSystems)（书P1）以应用为中心，以计算机技术为基础，软件硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。2.嵌入式微控制器：（书P5）又称单片机，嵌入式微控制器一般以微处理器内核为核心，芯片内部集成ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A、EEPROM等各种必要功能和外设。3.嵌入式操作系统：（书P6）是一种支持嵌入式系统应用的操作系统软件，是嵌入式系统（包括硬

2、件系统和软件系统）极为重要的组成部分。是嵌入式系统的灵魂，是嵌入式应用软件的基础和开放平台，它是一段嵌入在目标代码中的软件，用户的其他应用程序都建立在操作系统之上。4.SOC：片上系统，即SystemOnChip，以微处理器为核心，集成了多种功能5.SOPC：System-on-a-Programmable-Chip，即可编程片上系统。6.CISC（书P15）复杂指令集计算机（ComplexInstructionSetCompurter），这类计算机偏重于由硬件执行指令7.RISC（书P15）精简指令集计算机（ReducedI

3、nstructionSetComputer）这类计算机设计的中心思想是精简指令集的复杂度，简化指令实现的硬件设计8.IP核IP核（IntellectualPropertycore）是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。9.流水线技术流水线（pipeline）技术是指程序执行时多条指令重叠进行操作的一种准并行处理实现技术。10.流媒体（书P299）采用流式传输的方式在Internet播放的媒体格式。嵌入式流媒体播放器以嵌入式处理器PXA270为核心。1

4、1.RTOS：即实时操作系统，是针对不同处理器优化设计的高效率实时多任务内核12.JTAG：JTAG(JointTestActionGroup,联合测试行为组织）调试接口。13.GUI图形用户界面（GraphicalUserInterface，简称GUI，称图形用户接口）即采用图形方式显示的计算机操作用户界面。14.交叉编译环境（P199）交叉编译（cross-compilation）是指，在某个主机平台上（比如PC上）用交叉编译器编译出可在其他平台上（比如ARM上）运行的代码的过程。15.冯诺依曼结构是一种将程序指令存储器和

5、数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同。16.哈佛结构是一种将程序指令存储和数据存储分开的存储器结构，是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。二．简答题1.ARM处理器的工作状态与切换方法？说明ARM处理器支持的7种运行模式及功能，说明ARM处理器的异常类型及异常处理过程（书P27）处理器工作模式功能用户模式（usr）正常程序执行模式快速中

6、断模式（fiq）用于高速数据传输和通道处理外部中断模式（irq）用于正常的中断处理管理模式（svc）操作系统保护模式数据访问终止模式（abt）用于虚拟存储及存储保护未定义指令终止模式（und）用于支持硬件协处理器的软件仿真系统模式（sys）用于运行特权级的操作系统任务注：除用户模式外，其他6种模式称为特权模式7种异常，分别为：复位，未定义指令，软件中断，指令预取中止，数据中止，外部中断请求（IRQ），快速中断请求（FIQ）异常处理过程：对异常响应（具体步骤在书上32~35页）从异常返回（具体步骤在书上35~37页）2.PXA2

7、70处理器结构框图，PXA270处理器内部件和接口的主要功能。高速基带协处理器；丰富的串行外设；支持JTAG调试；片内集成跟踪缓冲区，具有硬件监视特性；实时时钟；操作系统定时器；LCD控制器；USIM接口；低功耗；高性能的存储器控制；灵活的时钟；系统附属外设单元；中断控制器（详见P139）图5.2PXA270结构框图3.PXA270时钟管理单元结构图，PXA270时钟管理单元主要功能。时钟管理为各个外围器件提供时钟。负责执行处理器的复位、时钟、能量管理及控制外部能耗管理芯片，来达到对处理器功耗或者执行某些单独操作的能耗优化。时

8、钟系统主要包括以下五个时钟源;①13MHz振荡器，产生PLL的参考时钟和串口单元的时钟。②32.768kHz振荡器，用于低功耗模式和实时时钟单元③外围PLL，用于产生外围总线和外围单元的固定频率。④核心PLL，用于产生内核、LCD控制器。内存控制器、系统总线的可编程时钟频率。