3CMOS模拟集成电路设计_ch3.ppt

《3CMOS模拟集成电路设计_ch3.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、提纲1、共源级放大器2、共漏级放大器（源跟随器）3、共栅级放大器4、共源共栅级放大器7/17/20211提纲7/17/202121、共源级放大器1.1电阻做负载的共源级放大器大信号分析cutoffactivetriodeMOS管工作在饱和区时7/17/20213共源级放大器小信号分析考虑沟道长度调制时，7/17/20214共源级放大器讨论增益对信号电平的依赖关系导致了非线性增大W/L、或增大VRD、或减小ID，都可以提高Av。但是，较大的器件尺寸，导致较大的器件电容。较高的VRD会限制最大电压摆幅。若VRD保持常数，减小ID，则必须增大RD，导致更大的输出节点时间常数。7/17/

2、20215共源级放大器1.2MOS二极管连接做负载的共源级MOS二极管连接二极管连接的阻抗为二极管连接的阻抗为考虑体效应时7/17/20216共源级放大器增益NMOS二极管连接做负载其中没有体效应PMOS二极管连接做负载7/17/20217共源级放大器讨论增益与输入信号无关，是器件尺寸的弱函数。高增益要求会造成集体管的尺寸不均衡。例：为了达到10倍增益，，则(W/L)1=50(W/L)2在这个例子中，M2的过驱动电压应该是M1的过驱动电压的10倍。若VGS1-VTH1=200mV，

3、VTH2

4、=0.7V，

5、VGS2

6、=2.7V，严重制约输出电压摆幅。允许的输出电压摆幅减小。7/1

7、7/20218共源级放大器1.3电流源负载的共源级放大器讨论获得更大的增益M2的输出阻抗与所要求的M2的最小

8、VDS

9、之间联系较弱，因此对输出摆幅的限制较小。长沟器件可以产生高的电压增益。同时增加W、L将引入更大的节点电容。↑ID→AV↓考虑沟道长度调制，7/17/20219共源级放大器1.4带源级负反馈的共源级放大器小信号直接分析方法这里，没有考虑体效应和沟道长度调制效应讨论增加源级负反馈电阻，使增益是gm的弱函数，实现线性的提高。线性化的获得是以牺牲增益为代价的。7/17/202110共源级放大器考虑沟道长度调制及体效应时，电路的交流小信号模型为7/17/202111共源级放

10、大器小信号等效分析辅助定理：在线性电路中，电压增益等于-GmRout，其中Gm表示输出与地短接时电路的跨导；Rout表示当输入电压为零时电路的输出电阻。线性电路的输出端口可用诺顿定理来等效，输出电压为-IoutRout，定义Gm=Iout/Vin，可得Vout=-GmVinRout。Gm?Rout?7/17/202112共源级放大器计算Gm（考虑沟道长度调制及体效应)由于，所以因此，7/17/202113共源级放大器计算Rout流经ro的电流：得到所以，7/17/202114共源级放大器计算AvAv=-Gm(Rout

11、

12、RD)7/17/202115共源级放大器2、共漏级放大器（源

13、跟随器）大信号分析当Vin

14、源跟随器采用理想电流来偏置，输入输出特性仍呈现一些非线性。将衬底和源连接在一起，就可以消除由体效应带来的非线性。对于N阱工艺，可采用PMOS来实现。源跟随器使信号直流电平产生VGS的移动，会消耗电压余度。7/17/202120共漏级放大器3、共栅级放大器大信号分析（Vin从某一个大值开始减少）当Vin≥Vb－VTH时，M1处于关断状态，Vout＝VDD当Vin较小时，且M1处于饱和区，当Vin即一步减小，Vout也逐步减小，最终M1进入线性区，此时，7/17/202121共栅级放大器由大信号分析得到小信号增益当M1处于饱和区时讨论：增益是正值；体效应使共栅极的等效跨导变大了；共栅

15、极放大器的输入阻抗较小。因此，而得到，7/17/202122共栅级放大器小信号分析（考虑晶体管的输出电阻及信号的阻抗）增益7/17/202123共栅级放大器输入阻抗有，因为若则，7/17/202124共栅级放大器输出阻抗与计算带负反馈的共源级放大器的输出电阻情况一致。因此，输出电阻，7/17/202125共栅级放大器4、共源共栅级放大器偏置条件使M1，M2都处于饱和区，大信号分析Vin≤VTH1，M1，M2处于截止状态，Vout=VDD，且Vx≈Vb－VTH2（忽略亚阈值导通）V