电子系统设计硬件部分的搭接.ppt

电子系统设计硬件部分的搭接.ppt

ID:48814235

大小:78.00 KB

页数:22页

时间:2020-01-28

电子系统设计硬件部分的搭接.ppt_第1页
电子系统设计硬件部分的搭接.ppt_第2页
电子系统设计硬件部分的搭接.ppt_第3页
电子系统设计硬件部分的搭接.ppt_第4页
电子系统设计硬件部分的搭接.ppt_第5页
资源描述:

《电子系统设计硬件部分的搭接.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、锁相环PLL原理与应用<<电子系统设计>>硬件部分的搭接、调试和故障分析实验目的通过实验,使大家初步掌握由模拟电路、数字电路组成的硬件系统的设计、电路的搭接、故障的分析判断、故障的排除等能力。一、搭接电路1、总体布局在面包板上搭接电路系统时,一般以集成电路为中心,所以安放集成电路时,就要有整体的考虑,应尽量让信号的流向合理,接线尽量短。2、要充分利用面包板上的电源条利用面包板上的电源条,将所有的+电源线都连成网,所有的地线(公共端)也都连成网。+电源线尽量用红线,接地线用兰、黑等深色线,而且尽量用短线。电源和地之间一定要接一个大电解电容作滤波用。3、一个单元电路搭接好后应马

2、上检验该电路一个系统一般是由多个单元电路组成。搭接电路时,每搭接好一个单元电路,一定要试验检测一下,确认正常后再搭后面的电路。否则当一个电路的输出信号不正常时,就不能确定是电路本身问题还是负载问题,因为后级电路就是前级电路负载。数据线应尽量用不同颜色线表示不同位,同一位尽量用相同颜色线4、CMOS器件注意事项CMOS电路(CD40XX、CD45XX系列)的输入端(如CP)和控制端如(EN、RESET等)是不能悬空的。因为它们是MOS管的栅极,对地电阻几乎是无穷大,如有感应电荷就泄放不掉。其电位相当高电平还是低电平是不一定的,器件的工作就可能不正常。CD4098二、调试电路1

3、.首先检验使用的仪器是否正常示波器可利用机上的测试信号进行检验,或和信号发生器配合起来进行检验。万用表的欧姆档可用短路检验;直流电压档可和直流稳压电源配合检验;交流电压档可和信号发生器配合检验,但要注意万用表的频率范围2.要考虑到仪器对电路的影响当用仪器对电路进行测试时,一定要考虑到仪器的输入阻抗可能对电路的影响。示波器的探头打在X1档时,示波器的输入电阻约为1MΩ,输入电容约为30Pf;打在X10档时,示波器的输入电阻约为10MΩ,输入电容约为几Pf。混频电路(MC1496)频率计为了提高抗高频干扰的能力,其输入阻抗不是太高。在测带载能力差的器件的输出信号频率时,为了减小

4、频率计对被测电路的影响,在频率计输入端应串一个电阻(约10kΩ),或选用高阻抗输入方式。频率计的输入端实验一、PLL参数测试(P5)一、压控灵敏度KO的测量三、故障的分析和排除当电路的输出不正常时,应检查(1)接线是否正确;(2)电源电压是否正确,应直接量IC的引脚;(3)输入信号是否正确。对数字电路的CP信号一定要注意和电源电压的匹配,如CMOS器件,其输入信号应为低电平为地电平,高电平接近VDD的方波信号,其高低电平不能超过器件电源的正负电平,不能用直流电平为0的交流方波信号。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。