第十章 系统时钟与定时器.ppt

《第十章 系统时钟与定时器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第10章系统时钟与定时器2在前面的几章中，当程序需要延时的时候，我们基本上都是利用循环语句来实现的，这种方法的延时虽然简单，但是不是很精确，也就是说不能得到确切的一段时间的延时。在嵌入式系统中有很多情况都是需要精确的延时的，而想通过精确延时来实现的一些操作一般不会通过循环语句来实现了，一般是利用定时器来实现。S5PV210的时钟体系。实时时钟RTC和控制器。PWM定时器。WATCHDOG定时器。定时器的使用实例。本章内容：10.1S5PV210的时钟体系10.1.1系统时钟概述一般来说，MCU的主时钟源主要是外部晶振或外部时钟，而用得最多的是外部晶振。在正确情况下，系统内所使用的时钟都是

2、外部时钟源经过一定的处理得到的，由于外部时钟源的频率一般不能满足系统所需要的高频条件，所以往往需要PLL进行倍频处理。S5pV210包括三个时钟域，即主要系统MSYS、显示系统DSYS和外围系统PSYS。MSYS域包括Cortex-A8处理器、DRAM内存控制器、3D、内部存储器、芯片配置界面。Cortex-A8只支持同步模式，因此它必须与200MHZAXI总线同步操作。DSYS域包含显示相关模块，包括FIMD、FIMC、JPEG、IPS多媒体。PSYS域用于安全子系统、I/O外设和低功耗音频播放。每个总线系统操作在200MHZ、166HZ和133HZ，分别有异步总线桥梁在两个不同的领域

3、。S5PV210时钟域10.1.2时钟声明下图显示了S5PV210是时钟的分类，S5PV210顶层时钟包括：时钟引脚，即XRTCXTI、XXTI、XUSBXTI、XHDMIXTI。时钟管理单元（如ARMCLK、HCLK、PCLK等）。USBPHY时钟。GPIO引脚时钟。1.时钟引脚（1）XRTCXTI：指定一个由32.768kHz晶振提供的时钟连接到XRTCXTI和XRTCXTO引脚。RTC使用这个作为时钟源来提供实时时钟。（2）XXTI：指定一个由晶振提供的时钟连接到XXTI和XXTO引脚。当USBPHY没有做有价值设置时，CMU和PLL使用这个时钟生成其他的时钟模块。它输入频率的范围

4、为12-50MHz，推荐使用24MHz晶振，因为iROM设计时基于24MHz输入时钟的。（3）XUSBXTI：指定一个由晶振提供的时钟连接到XUSBXTI和XUSBXTO引脚。这个时钟是提供给APLL、MPLL、VPLL、ELL和USBPHY。推荐使用24MHZ晶振，因为iROM设计时基于24MHZ输入时钟的。（4）XHDMIXTI：指定一个由27MHZ晶振提供的时钟连接到XHDMIXTI和XHDMIXTO引脚。2.时钟管理单元CMU使用时钟引脚生成内部时钟频率，四个锁相环，USBPHY和HDMIPHY时钟。这些时钟可以选择，并提供扩展相应的模块。推荐使用24MHZ时钟频率作为APLL、

5、MPLL、EPLL和VPLL的输入。以下部分生成内部时钟：APLL使用FINPLL作为输入源来生成30MHZ-1GHZ。MPLL使用FINPLL作为输入源来生成50MHZ-2GHZ。使用FINPLLEPLL作为输入源来生成10-600MHZ。VPLL使用FINPLL或SCLK_HDMI27M作为输入源来生成10-600MHZ。这个锁相环产生54MHZ视频时钟。USBOTGPHY使用XUSBXTI产生30MHZ和48MHZ。使用XUSBXTI或XHDMIXTIHDMIPHY生成54MHZ。3.时钟关系时钟有以下关系。（1）MSYS时钟域：频率（ARMCLK）=频率（MOUT_MSYS）/n

6、n=1-8频率（HCLK_MSYS）=频率（ARMCLK）/nn=1-8频率（PCLK_MSYS）=频率（HCLK_MSYS）/nn=1-8频率（HCLK_IDEM）=频率（HCLK_MSYS）/2（2）DSYS时钟域：频率（HCLK_DSYS）=频率（MOUT_DSYS）/nn=1-16频率（PCLK_DSYS）=频率（HCLK_DSYS）/nn=1-8（3）PSYS时钟域：频率（HCLK_PSYS）=频率（MOUT_PSYS）/nn=1-16频率（PCLK_PSYS）=频率（HCLK_PSYS）/nn=1-8频率（SCLK_ONENAND）=频率（HCLK_PSYS）/nn=1-8（

7、4）推荐的高性能操作频率值：频率（ARMCLK）=1000MHZ频率（HCLK_MSYS）=200MHZ频率（HCLK_IMEM）=100MHZ频率（PCLK_MSYS）=100MHZ频率（HCLK_MSYS）=166MHZ频率（PCLK_DSYS）=83MHZ频率（HCLK_PSYS）=133MHZ频率（PCLK_PSYS）=66MHZ频率（SCLK_ONENAND）=133MHZ166MHZ（5）锁相环（PLL）：APLL可以