单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt

单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt

ID:48803922

大小:1008.50 KB

页数:25页

时间:2020-01-26

单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt_第1页
单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt_第2页
单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt_第3页
单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt_第4页
单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt_第5页
资源描述:

《单片微型计算机原理及接口技术(杨光友版)课件ch2.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第二章单片机硬件结构2-1单片机的基本结构2-2MCS-51单片机引脚2-3MCS-51存储器配置2-1-1MCS-51单片机的基本组成2-1单片机的基本结构时钟电路SFR和RAMROMCPU定时/计数器并行端口中断系统串行端口系统总线时钟源T0T1P0P1P2P3TXDRXDINT0INT1(1)一个8位微处理器CPU;(5)四个8位的I/O并行端口;(2)RAM和特殊功能寄存器SFR(6)一个串行端口;(3)内部程序存储器(ROM)(7)中断控制系统;(4)两个定时/计数器;(8)内部时钟电路。硬件基本配置:1.8位CPU2.片内ROM/EPROM、RAM3.片内并

2、行I/O接口4.片内16位定时器/计数器5.片内中断处理系统6.片内全双工串行I/O口MCS-51系列基本产品型号:8051、8031、8751称为51子系列。不同型号MCS-51单片机CPU处理能力和指令系统完全兼容,只是存储器和I/O接口的配置有所不同。2-1-2MCS-51硬件结构特点2-1-3MCS-51单片机内部结构P2.0—P2.7P0.0—P0.7通道0驱动器通道2驱动器RAM地址锁存器RAM通道0锁存器通道2锁存器ROM/EPROMB寄存器程序地址寄存器缓冲器PC递增器程序计数器PCDPTR指针VCCGNDP1.0—P1.7堆栈指针SPACCTMP2PS

3、W通道3锁存器通道1锁存器通道1驱动器通道3驱动器TMP1SCONTMODPCONTCONTL0TH1TH0TL1IESBUF(TX/RX)IP中断、串行口和定时器逻辑振荡器P3.0—P3.7RSTALEPSENXTAL2XTAL1ALU(+5V)指令寄存器定时和控制逻辑指令译码器EAMCS-51CPU内部结构CPU主要由运算器和控制器组成1.运算器运算器由8位算术逻辑运算单元ALU(ArithmeticLogicUnit)、8位累加器ACC(Accumulator)、8位寄存器B、程序状态字寄存器PSW(ProgramStatusWord)、8位暂存寄存器TMP1和8

4、位暂存寄存器TMP2等组成。2.控制器控制器主要由程序计数器PC、指令寄存器IR、指令译码器、堆栈指针SP、数据指针DPTR、时钟发生器及定时控制逻辑等组成。一、P0口的结构它由一个输出锁存器、两个三态输入缓冲器和输出驱动及控制电路组成。MCS-51单片机有4个双向并行的8位I/O口P0~P3。2-1-4输入/输出(I/O)端口结构VCCP0.x锁存器读锁存器地址/数据控制D读引脚写锁存器内部总线QQMUXT2T1CL(1)P0口作为I/O口。(2)作为地址/数据总线。当作输入口时,读脉冲将图中下方的三态输入缓冲器打开,这样端口上的数据经缓冲器送至内部总线。图中上方的缓

5、冲器并不直接读端口引角上的数据,而是读锁存器Q端的数据,Q端与引角上的数据是一致的。作为输出口使用时,内部控制端发0电平使与门输出为0,场效应管T1截止,此时多路开关MUX与锁存器的端接通。内部数据加在锁存器D端,当CL端的写脉冲出现后,与内部总线相连的D端数据取反后出现在端,经场效应管T2反向出现在P0的引脚上。二、P1口的结构P1端口是单片机中唯一仅有单功能的I/O端口,输出信号锁存在端口上,故又称为通用静态端口。P1口是通用I/O准双向静态端口,输出的信息有锁存。P1端口与P0端口的主要区别在于,P1端口用内部上拉电阻代替了场效应管T1,且输出信息仅来自内部总线。

6、若输出时D端的数据为1,T截止输出为1;若D端数据为0,则T导通,引脚输出为低电平。当作输入使用时,必须向锁存器写1,使场效应管截止,才可以作输入用。VCCP1.x锁存器读锁存器D读引脚写锁存器内部总线QQT内部上拉电阻CL三、P2口的结构和P1口比较,P2口多了转换控制部分。当P2口作通用I/O口使用时,多路开关MUX连接锁存器的Q端,构成一个准双向口。当系统扩展片外程序存储器时,P2端口就用来周期性地输出从外存中取指令的高8位地址(A8-A15),此时MUX在CPU的控制下切换到与内部地址总线相连。因地址信号是不间断的,此时P2口就不能用作I/O端口使用了。VCCP

7、2.x锁存器读锁存器地址控制D读引脚写锁存器内部总线QQMUXT内部上拉电阻CL四、P3口的结构当处于第二功能时,锁存器由硬件自动置1,使与非门对第二功能信号畅通。此时,“读引脚”信号无效,左下的三态缓冲器不通,引脚上的第二输入功能信号经右下的的缓冲器送入“第二功能输入端”。和P1口比较,P3口增加了一个与非门和一个缓冲器,使其各端口线有两种功能选择。当处于第一功能时,第二输出功能线为1,此时输出与P1口相同,内部总线信号经锁存器和场效应管输出。当作输入时,“读引角”信号有效,下面的三态缓冲器打开(增加的一个为常开),数据通过缓冲器送到C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。