浅谈DDR3.ppt

浅谈DDR3.ppt

ID:48755093

大小:6.31 MB

页数:23页

时间:2020-01-21

浅谈DDR3.ppt_第1页
浅谈DDR3.ppt_第2页
浅谈DDR3.ppt_第3页
浅谈DDR3.ppt_第4页
浅谈DDR3.ppt_第5页
资源描述:

《浅谈DDR3.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、浅谈DDR3杨先生2016.11.23DDR发展史存储的概念:只读存储器ROM(readonlymemory)EROM:可编程的ROM;EPROM:可擦除可编程ROM;EEPROM:电可擦除可编程ROM;NANDFLASH/NORFLASH:Flash Memory闪存;随机存储器RAM(randomaccessmemory)SRAM:StaticRAM/静态存储器DRAM:DynamicRAM/动态存储器SDRAM:同步动态随机存储器RAMROM访问速度快、掉电后数据会丢失、读写时间相等,且与地址无关掉电后数据不会丢、存取速度低、只读数

2、据、非易失性SRAMDRAMSDRAMEROMEPROMEEPROMFLASH利用双稳态触发器来保存信息、只要不掉电信息不会丢失的、速度非常快利用MOS管的栅电容存储电荷来储存信息,因此通过不停的给电容充电来维持信息、速度比SRAM慢,不过还是比任何ROM都要快单一的系统时钟同步所有的地址数据和控制信号,提高系统表现、简化设计、提供高速数据传输可编程的、一次性可编程的、通过紫外光的照射擦出原先的程序可编程的、通过电子擦出、价格高、写入时间很长、写入很慢、即插即用结合了ROM和RAM的长处;具备(EEPROM的性能,还不会断电丢失数据同时可

3、以快速读取数据.擦写方便、非易失性、可读可写访问速度快、功耗低、体积小利用浮置栅上的电容存储电荷来保存信息,因为浮置栅不会漏电,所以断电后信息仍然可以保存。NANDFLASHNORFLASH写入和擦除的速度比NOR快、高存储密度、执行擦除操作十分简单写入和擦除速度慢、传输效率很高、读速度比NAND稍快一些SDRAM:SynchronousDynamicRandomAccessMemory,同步动态随机存储器,同步是指内存工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据

4、不是线性依次存储,而是自由指定地址进行数据读写。DDRSDRAM(DualDateRateSDRAM)简称DDR,也就是“双倍速率SDRAM“的意思。DDR可以说是SD-RAM的升级版本,DDR在时钟信号上升沿与下降沿各传输一次数据,这使得DDR的数据传输速度为传统SDRAM的两倍。由于仅多采用了下降沿信号,因此并不会造成能耗增加。至于定址与控制信号则与传统SDRAM相同,仅在时钟上升沿传输。DDR2/DDRII(DoubleDataRate2)SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DD

5、R内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即:4bit数据读预取)。DDR3相比起DDR2有更低的工作电压,从DDR2的1.8V降落到1.5V,性能更好更为省电;DDR2的4bit预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度,由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度,因而首批DDR3内存模组将会从1333Mhz的起跳。DDR区别比较DDR3工作模式MR0:BL(4/8)、突发传输

6、类型(顺序/交错)、CAS延迟、写恢复时间WRMR1:DLL使能、TDQS使能、输出使能、ALMR2:自刷新温度范围、自动刷新使能、CAS写潜伏CWL、AL、RTT调整、输出阻抗调整MR3:多用途寄存器MR,用于控制器读取DDR3颗粒的一些信息。DDR2:1、增加数据预读取2、延迟增加但是增加PostCAS技术、ODT、OCD。3、DDR2内存采用的是支持1.8V电压的SSTL18标准4、FBGA封装DDR31、8bit预取设计,而DDR2为4bit预取2、DDR3内存采用的是支持1.5V电压的SSTL15标准3、增加reset、zq校准

7、功能DQM4、突发长度(BurstLength,BL=8/4)5、寻址时序(Timing)6、参考电压分成两个:命令与地址信号的VREFCA和数据总线的VREFDQ7、点对点连接(Point-to-Point,P2P)。DDR:1、DDR是一个时钟周期内传输两次次数据,提升速率2、DDR运用了更先进的同步电路,使指定地址、数据的输送和输出主要步骤既独立执行,又保持与CPU完全同步;3、DDR使用了DLL(DelayLockedLoop,延时锁定回路提供一个数据滤波信号)技术,当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每

8、16次输出一次,并重新同步来自不同存储器模块的数据。4、DDR内存采用的是支持2.5V电压的SSTL2标准DDR3测试方法以及测试内容测试方法1、校准示波器:对示波器进行预加热(泰克示波器)菜

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。