第9讲 逻辑门电路(3).ppt

ID:48745624

大小:4.00 MB

页数:60页

时间:2020-01-21

第9讲 逻辑门电路(3).ppt_第1页
第9讲 逻辑门电路(3).ppt_第2页
第9讲 逻辑门电路(3).ppt_第3页
第9讲 逻辑门电路(3).ppt_第4页
第9讲 逻辑门电路(3).ppt_第5页
资源描述:

《第9讲 逻辑门电路(3).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、由N沟道MOS和P沟道MOS互补而成,称为互补对称式金属-氧化物-半导体电路(ComplementaryMetal-Oxide-Semiconductor,简称CMOS)电流小,输入电阻高,功耗低集成度高速度慢(现代工艺下速度快)目前为主流逻辑集成电路CMOS系列逻辑器件其特点为:CMOS的微观照片CMOS反相器设计版图逻辑关系:(设VDD>(VTN+

2、VTP

3、),且VTN=

4、VTP

5、)(1)当VI=0V时,TN截止,TP导通,输出VO≈VDD(2)当VI=VDD时,TN导通,TP截止,输出VO≈0VCMOS反相器(非门)CMOS反相器(非门)对于N沟道,VGSN=

6、VI=VDDVDSN=VO当VGS>VGS(th)后TN导通对于P沟道,VGSP=-VSGP=0VDSP=VO-VDDID0,TP截止两个管子的电流应当是两条曲线的交叉点TN工作于可变电阻区,TP工作于截止区低电平输出,VO≈0V(典型值<10mV)ID=IDP=IDN≈0iDVI=VDD,高电平输入对于N沟道,VGSN=VI=0;VDSN=VOID0,TN截止对于P沟道,VGSP=-VSGP=-VDD,VDSP=VO-VDDTP导通iDVI=0,低电平输入两个管子的电流应当是两条曲线的交叉点TP工作于可变电阻区,TN工作于截止区高电平输出

7、,VO≈VDDID=IDP=IDN≈0电压传输特性当VI<1V,TN截止,TP导通,Vo≈VDD=5V阈值电压:Vth=VDD/2(设:VDD=5V,VGS(th)N=

8、VGS(th)P

9、=1V)当1V<VI<2.5VTN工作在饱和区,TP工作在可变电阻区当VI=2.5V两管都工作在饱和区,电路处在转换状态当2.5V<VI<4VTP工作在饱和区,TN工作在可变电阻区当VI>4V,TP截止,TN导通,VO≈0ViD漏极电流ID随输入电压的变化曲线TN截止,TP导通,ID≈0TN饱和,TP在可变电阻区,ID逐步增大TN、TP均饱和,ID在Vi=0.5VDD最大

10、TP饱和,TN在可变电阻区,ID逐步减小TP截止,TN导通,ID≈0电流传输特性(VI―ID)工作速度容性负载:栅极与衬底间电容Cgb电路其它分布电容存在传输延时和上升、下降沿由于CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快平均传输延迟时间约为10ns(早期)负载电容充电和放电噪声容限VNH=VNL≥30%VDD随VDD的增加而加大交流噪声容限:噪声电压作用时间越短、电源电压越高,交流噪声容限越大输入低电平时噪声容限:输入高电平时噪声容限:两管同时导通时的瞬间大电流产生的瞬时功耗(PT)对负载电容充放电产生的功耗(PC)静态功耗:

11、CMOS电路静态时漏极电流iD极小,故静态功耗很小动态功耗:由两部分组成PT:电流平均值:对一个数字脉冲,有:PT=VDDITAVPT与输入信号重复频率(f)、上升时间、下降时间有关:频率越高,功耗越大VDD越高,PT也越大功耗输出高电平低电平负载电容CL经TN放电,电流为iN输出低电平高电平VDD经TP对负载电容CL充电,电流为iP平均功率:PC:其中:f为输入信号的重复频率总的动态功耗为:Pactive=PT+PC例:CMOS器件的功耗OnSemiconductor公司的改进型高速CMOS器件MC74VHC04包含6个CMOS反相器,芯片工作电压VDD=5.0

12、V,静态电流IDD=2.0μA(指芯片总电流)。假设只有一个门输入理想方波信号,重复频率f=10MHz,其负载电容CL=18pF,其他门静止。求芯片的总功耗(忽略动态功耗中因CMOS两管同时导通时的瞬间大电流产生的瞬时功耗)解:静态功耗:PD=IDD×VDD=2.0×10-6×5W=0.01mW动态功耗:忽略CMOS两管同时导通时的瞬间大电流产生的瞬时功耗,则只考虑对负载电容充放电的功耗:PC=CL×f×VDD2=18×10-12×10×106×52W=4.5mW总功耗:PTOTAL=PC+PD=4.51mW静态功耗极低总有一个管子截止,电流极小,只有Ⅲ区出现大电流抗干扰

13、能力强Vth=0.5VDD,过渡过程快(曲线变化陡峭)噪声容限:高低电平均相同电源利用率高VOH=VDD,允许VDD在相当大的范围中变化(3V18V)输入阻抗高,输出阻抗低,负载能力强输入阻抗:101015ΩCMOS电路特点其他的CMOS门电路n个输入端的与非门必须有n个NMOS管串联,n个PMOS管并联n个输入端的或非门必须有n个NMOS管并联,n个PMOS管串联与非门或非门比较CMOS与非门和或非门与非门的工作管是串联的,因此输出低电平电压随管子增加而增加或非门则相反,工作管是并联的,输出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
正文描述:

《第9讲 逻辑门电路(3).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、由N沟道MOS和P沟道MOS互补而成,称为互补对称式金属-氧化物-半导体电路(ComplementaryMetal-Oxide-Semiconductor,简称CMOS)电流小,输入电阻高,功耗低集成度高速度慢(现代工艺下速度快)目前为主流逻辑集成电路CMOS系列逻辑器件其特点为:CMOS的微观照片CMOS反相器设计版图逻辑关系:(设VDD>(VTN+

2、VTP

3、),且VTN=

4、VTP

5、)(1)当VI=0V时,TN截止,TP导通,输出VO≈VDD(2)当VI=VDD时,TN导通,TP截止,输出VO≈0VCMOS反相器(非门)CMOS反相器(非门)对于N沟道,VGSN=

6、VI=VDDVDSN=VO当VGS>VGS(th)后TN导通对于P沟道,VGSP=-VSGP=0VDSP=VO-VDDID0,TP截止两个管子的电流应当是两条曲线的交叉点TN工作于可变电阻区,TP工作于截止区低电平输出,VO≈0V(典型值<10mV)ID=IDP=IDN≈0iDVI=VDD,高电平输入对于N沟道,VGSN=VI=0;VDSN=VOID0,TN截止对于P沟道,VGSP=-VSGP=-VDD,VDSP=VO-VDDTP导通iDVI=0,低电平输入两个管子的电流应当是两条曲线的交叉点TP工作于可变电阻区,TN工作于截止区高电平输出

7、,VO≈VDDID=IDP=IDN≈0电压传输特性当VI<1V,TN截止,TP导通,Vo≈VDD=5V阈值电压:Vth=VDD/2(设:VDD=5V,VGS(th)N=

8、VGS(th)P

9、=1V)当1V<VI<2.5VTN工作在饱和区,TP工作在可变电阻区当VI=2.5V两管都工作在饱和区,电路处在转换状态当2.5V<VI<4VTP工作在饱和区,TN工作在可变电阻区当VI>4V,TP截止,TN导通,VO≈0ViD漏极电流ID随输入电压的变化曲线TN截止,TP导通,ID≈0TN饱和,TP在可变电阻区,ID逐步增大TN、TP均饱和,ID在Vi=0.5VDD最大

10、TP饱和,TN在可变电阻区,ID逐步减小TP截止,TN导通,ID≈0电流传输特性(VI―ID)工作速度容性负载:栅极与衬底间电容Cgb电路其它分布电容存在传输延时和上升、下降沿由于CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快平均传输延迟时间约为10ns(早期)负载电容充电和放电噪声容限VNH=VNL≥30%VDD随VDD的增加而加大交流噪声容限:噪声电压作用时间越短、电源电压越高,交流噪声容限越大输入低电平时噪声容限:输入高电平时噪声容限:两管同时导通时的瞬间大电流产生的瞬时功耗(PT)对负载电容充放电产生的功耗(PC)静态功耗:

11、CMOS电路静态时漏极电流iD极小,故静态功耗很小动态功耗:由两部分组成PT:电流平均值:对一个数字脉冲,有:PT=VDDITAVPT与输入信号重复频率(f)、上升时间、下降时间有关:频率越高,功耗越大VDD越高,PT也越大功耗输出高电平低电平负载电容CL经TN放电,电流为iN输出低电平高电平VDD经TP对负载电容CL充电,电流为iP平均功率:PC:其中:f为输入信号的重复频率总的动态功耗为:Pactive=PT+PC例:CMOS器件的功耗OnSemiconductor公司的改进型高速CMOS器件MC74VHC04包含6个CMOS反相器,芯片工作电压VDD=5.0

12、V,静态电流IDD=2.0μA(指芯片总电流)。假设只有一个门输入理想方波信号,重复频率f=10MHz,其负载电容CL=18pF,其他门静止。求芯片的总功耗(忽略动态功耗中因CMOS两管同时导通时的瞬间大电流产生的瞬时功耗)解:静态功耗:PD=IDD×VDD=2.0×10-6×5W=0.01mW动态功耗:忽略CMOS两管同时导通时的瞬间大电流产生的瞬时功耗,则只考虑对负载电容充放电的功耗:PC=CL×f×VDD2=18×10-12×10×106×52W=4.5mW总功耗:PTOTAL=PC+PD=4.51mW静态功耗极低总有一个管子截止,电流极小,只有Ⅲ区出现大电流抗干扰

13、能力强Vth=0.5VDD,过渡过程快(曲线变化陡峭)噪声容限:高低电平均相同电源利用率高VOH=VDD,允许VDD在相当大的范围中变化(3V18V)输入阻抗高,输出阻抗低,负载能力强输入阻抗:101015ΩCMOS电路特点其他的CMOS门电路n个输入端的与非门必须有n个NMOS管串联,n个PMOS管并联n个输入端的或非门必须有n个NMOS管并联,n个PMOS管串联与非门或非门比较CMOS与非门和或非门与非门的工作管是串联的,因此输出低电平电压随管子增加而增加或非门则相反,工作管是并联的,输出

显示全部收起
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭