河北科大微机原理第5章存储器.ppt

《河北科大微机原理第5章存储器.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、存储器是计算机中存储信息的部件。它可以把需要CPU处理的程序和原始数据存储起来，处理时自动而连续地从存储器中取出程序中的指令并执行指令规定的操作。程序执行过程中的数据也可利用存储器保存起来。这就是说，计算机每完成一条指令，至少有一次为了取指而访问存储器。第五章存储器15.1概述5.1.1存储系统的层次结构存储系统的层次结构——就是把各种不同存储容量，不同存储速度的存储器，按照一定的体系结构方式组织起来，使所存放的程序数据按层次分布在各种存储器中。三级存储系统：高速缓冲存储器——主存储器——外存储器21．主存储器—外存储器（弥补主存容量的不足）主存（内存）：一般把

2、具有一定容量且速度较高的存储器作为内存，CPU可直接用指令对内存储器进行读写。存放现行程序和数据，存取速度快，容量有限，是主机的一部分。通常用半导体存储器作为内存。3内存-外存存储层次的形成解决了存储器的大容量和低成本之间的矛盾外存（辅存或海存）：存储容量大、速度较低、位于主机之外的存储器。用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存进行读写。要使用外存中的信息，必须先将它调入内存。42．主存储器—高速缓冲存储器为使主存储器与CPU的速度相匹配，提高CPU访问存储器的速度，在CPU和内存中间设置高速缓冲器（cache）。高速缓存-内存层次的形成解

3、决了速度与成本的矛盾。5在现代微机中同时采用这两种存储层次，构成cache-内存-外存三级存储系统。这三级存储系统的形成，满足了现代微型计算机对存储系统的速度快、容量大且价格低廉的要求。63．虚拟存储技术基本思想——将存储系统中的一部分外存（如磁盘、磁带等）与主存组合起来并视为一个整体，把两者的地址空间进行统一编址，形成逻辑地址空间，允许用户自由、充分地使用整个逻辑地址空间（除系统指定的保留区域外）。同时采用软、硬件结合的手段，将用户逻辑地址自动转换为实际访问主存的物理地址，并对程序自动分段调入主存（或调出主存）。这样，对用户编程来说，允许程序使用的地址空间不再

4、受主存空间的限制，同时也免去对程序分段和存储空间动态分配的繁重负担。75．1．2存储器的分类1．按存取方式分类（1）随机存储器（RAM）既可读有可写，又称读/写存储器。如主存。（2）只读存储器（ROM）只能读，不能写。存放固定不变的系统程序和子程序等。（3）顺序存储器（SAM）按照顺序进行读/写，如磁带。82．按存储器载体分类（1）磁介质存储器：速度较慢，一般用作外存。如磁盘、磁带等。（2）半导体存储器：容量大，速度快，体积小，功耗低，广泛用于大、中、小及微型机中作内存（3）光存储器：速度快，但需复杂的硬件，主要用作外存95.1.3存储器的基本组成半导体存储器的

5、内部结构为例存储体：核心。一个基本存储电路可存入一个二进制数码译码电路：重合译码方式读/写电路：位于存储体与数据总线之间，是存储体的控制电路输入/输出缓冲器：连接在多片RAM的数据线上，宽度取决于存储器字长。105.1.4存储器的技术指标1．存储容量——通常以允许存放的字数×位数或字节数表示存储器的容量。32K161KB=210B=1024B，1MB=210KB=1024KB2．存取周期(又称读写周期或访问周期)通常指连续存入或取出两个数据所间隔的时间。3．取数时间——从CPU发出读命令开始，直到存储器获得有效读出信号的一段时间。4．可靠性——通常以平均无故障

6、工作时间来衡量存储器的可靠性。5．经济性——常以“性能价格比”来衡量存储器经济性能的好坏。115.2半导体读写存储器5.2.1静态RAM1．静态RAM的工作原理MOS型静态RAM的基本存储单元，可由六个MOS场效应晶体管构成，其基本存储单元电路如图所示。VF1,VF2：组成双稳态触发器VF3,VF4：负载管VF5,VF6：控制管12设VF1截止，VF2导通，为1；VF2截止，VF1导通，为0；（A点状态）132．静态RAM组成将多个存储单元按一定方式排列起来，就组成了一个静态RAM存储器，如图5-4所示。字译码：210=1024需要2N译码线全译码：3232矩

7、阵方式，需要22N/2译码线143．静态RAM举例Intel21141K×4位4094字节6464矩阵155.2.2动态RAM存储的信息具有一定的时间性，在很短的时间内，其数据是有效的，超过一定的时间，数据就消失了。为了使数据常在，就要周期性地对所在数据重写（刷新），这种存储器为动态存储器。1．动态RAM的工作原理(1)四管动态存储单元P163图5-6(2)三管动态存储单元(3)单管动态存储单元162.动态RAM的使用举例例：用4K1的存储芯片构成16K字节（8位）的内存模块。需要32个4K1的芯片分4组：每组由4K1的8个芯片组成(4K字节)。包含一

8、个6464的存储单元矩