12第十二讲高性能存储器和高速存储器.ppt

12第十二讲高性能存储器和高速存储器.ppt

ID:48488777

大小:248.50 KB

页数:25页

时间:2020-01-18

12第十二讲高性能存储器和高速存储器.ppt_第1页
12第十二讲高性能存储器和高速存储器.ppt_第2页
12第十二讲高性能存储器和高速存储器.ppt_第3页
12第十二讲高性能存储器和高速存储器.ppt_第4页
12第十二讲高性能存储器和高速存储器.ppt_第5页
资源描述:

《12第十二讲高性能存储器和高速存储器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、高速存储器第3章存储系统教学内容高速存储器的概念获取高速的方法2教学要求理解并掌握双端口存储结构以及逻辑判断。理解并能计算多交叉存储器的组织形式,读取时间。掌握相联存储器的工作原理。3教学重点与难点多交叉存储器的计算4四高速存储器原因:CPU和主存储器在速度上不匹配,而且在一个CPU周期中可能需要用几个存储器字,这便限制了高速计算。目前解决办法:主存储器缩短读出时间,或加大字长。采用并行操作的双端口存储器。在CPU中和主存储器中加入一个高速缓存器。在每个存储器周期中存取几个字。51双端口存储器双端口存储器:是指同一个存储器具有两组相互独立的读写控制线路,是一种高速工作的存储器

2、。6双端口存储器IDT71337双端口存储器的工作方式无冲突读写的量化0表示低电平,1表示高电平,×表示任意,z表示高阻态。8双端口存储器的工作方式有冲突的读写控制:对同一个存储单元,同时读写而造成的。解决办法:设置busy线判断优先。两种不同判断依据:.CE判断:如果地址匹配且在CE之前有效,片上的控制逻辑在CEL和CER之间进行判断来选择端。.地址有效判断:如果CE在地址匹配之前变低,片上的控制逻辑在左、右地址间进行判断来选择端口。9有冲突读写控制讨论busy初始值是有效电平10多模块交叉存储器存储器的模块化组织:编址方式:顺序方式:各模块串行工作,存储器的带宽受到了限制

3、。11编址方式交叉方式:连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽。12定量分析四个存储块在一个CPU周期内可以完成多个指令的读取。13定量分析假设:模块字长等于数据总线宽度,模块存取一个字的存储周期为T,总线传送周期为τ,存储器的交叉模块数为m,连续读取m个字。顺序方式:t1=mT.交叉方式:t1=T+(m-1)τ注:上式成立的条件是T=mτ。m=T/τ称为交叉存取度,要实现流水线方式存取,交叉存储器要求其模块数必须大于或等于m。若要计算存储器存取N个字的时候,顺序存储方式和交叉存储方式

4、的时间为多少?14实例设存储器容量为4M字,字长为32位,模块数m=4,分别用顺序方式和交叉方式进行组织,存储周期T=200ns,数据总线宽度32位,总线传送周期τ为50ns。问顺序存储器和交叉存储器的模块平均存取时间,带宽各是多少?15二模块交叉存储器实例由8个256K×4位DRAM芯片组成一个块(256K×32位)由两个块(256K×32位)组成一个二交叉模块(512K×32位)由8个二交叉模块(存储体)组成一个存储器(16MB)存储体→模块→块→片16存储器接口8位存储器接口数据总线是8位,存储器只能按字节编址。16位存储器接口2个存储体组成,通过选择信号实现,如果传送

5、一次16位,两个都选中,如传送的是8位则一个存储体选中。32位存储器接口4个存储体组成,有选择信号实现.64位存储器接口8个存储体组成,有选择信号实现.17零等待存取DRAM芯片的读出是一种破坏性读出,因此在读取之后要立即按读出信息予以充电再生。18相联存储器基本原理:相联存储器是指其中任一存储项内容作为地址来存取的存储器。选用来寻址存储器的子段叫做关键字。应用:用于存储有关联的内容,在进行读写的时候方便快速找到内容单元。比如:记录。19相联存储器的组成检索寄存器:用来存放检索字屏蔽寄存器:用来存放屏蔽码符合寄存器:用来存放按检索项内容检索存储体中与之符合的单元地址比较线路:

6、把检索项和从存储体中读出的所有单元内容的相应位进行比较代码寄存器:用来存放存储体中读出的代码20课堂练习1、半导体SRAM靠()存储信息。DRAM靠()存储信息。2、双端口存储器和多体交叉存储器属于()存储器结构。前者采用()技术,后者采用()技术。3、一个512KB的SRAM存储器,其地址和数据线的总和是()。21课堂练习4、组成2M×8位的内存,可以使用()A、1M×8位进行并联B、1M×4位进行串联C、2M×4位进行并联D、2M×4位进行串联22课堂练习判断:5、CPU访问存储器的时间是由存储器的容量决定的。()6、因为动态随机存储器是破坏性读出,所以必须不断刷新。7、

7、一般情况下,ROM与RAM在存储体中统一编址。8、多体交叉存储器主要解决扩充容量问题23综合题9、设有一个1MB容量的存储器,字长32位。按字节编址,地址寄存器,数据寄存器各为几位?编址范围?按半字编址,地址寄存器,数据寄存器各为几位?编址范围?按字编址,地址寄存器,数据寄存器各为几位?编址范围?24设计题用8K×8位的ROM芯片和8K×4的SRAM芯片组成存储器,按字节编址,其中SRAM的地址为2000H-7FFFH,ROM的地址为C000H-FFFFH,画出此存储器组成的结构图及与CPU连接图。25

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。