06INTEL8086微处理器.ppt

06INTEL8086微处理器.ppt

ID:48469617

大小:1.45 MB

页数:43页

时间:2020-01-18

06INTEL8086微处理器.ppt_第1页
06INTEL8086微处理器.ppt_第2页
06INTEL8086微处理器.ppt_第3页
06INTEL8086微处理器.ppt_第4页
06INTEL8086微处理器.ppt_第5页
资源描述:

《06INTEL8086微处理器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、6.18086/88CPU的内部结构6.2引脚及其功能6.38086/88CPU子系统的基本配置6.4总线工作时序第六章INTEL8086/88微处理器8086/88CPU由Intel公司于1978年开发,1981年被IBM公司在IBMPC、PC/XT系列微机中全面采用,并将其技术公开,使PC机得到迅速发展和普及应用。虽然迄今已发展了好几代CPU,但其基本原理并没有太大的变化,故直到目前微机原理教材几乎都还是以8086/88作为典型CPU,其后开发的80X86CPU的特征请参看第四部分。8086/88CPU是40引脚双列直插式芯片,采用单5V工作电源,

2、标称工作频率5MHZ(时钟周期T=200ns),在PC机中实际采用4.77MHZ(时钟周期T=210ns)。它们有两种工作模式,提供20位地址线,内存寻址能力达1MB;对端口寻址使用其中16位地址,端口寻址能力达64K。8088的内部提供16位并行处理能力,而对外的数据线只有8位,是准16位CPU,8086则是全16位CPU。返回主目录6.18086/88CPU的内部结构本节内容请参看第二章2.3节。图6.18086/88引脚图6.2引脚及其功能学习和掌握8086/88引脚的方法是记住和理解逻辑引脚及其功能,其物理引脚能看图表检索即可,而记忆芯片引脚及

3、功能的最简单通用方法是根据芯片的功能分类记忆。8086/88的物理引脚排列如图6.1,其中加上划线的引脚为低电平有效,部分引脚还采用了分时复用技术以减少引脚线数。最小/最大工作模式控制(输入):MN/MX。该引脚在最小模式下接+5V。MN代表最小模式(Minimum),MX代表最大模式(Maximum)。地址(输出)、数据(双向)、状态(输入):AD0-AD15、A16/S3-A19/S6、BHE/S7。A表示地址(Address),D表示数据(Data),S表示状态(Status)。(ByteHighEnable)控制是否进行高位字节数据(D8-D1

4、5)传送,它与地址总线的A0组合控制数据操作的宽度和类型(16位或高8位、低8位,见表7.9,详见7.5节)。这21个引脚是复用引脚,在一个总线周期内分时传送不同信号,T1期间传送A,T2-T4期间传送D或S(详见下节)。其中S7未使用,S6为0表示8086CPU占用总线,S5输出IF的状态,S4S3指明CPU正在使用的段寄存器如表6.1所。读写传输控制(输出):M/IO、RD、WR、ALE、DEN、DT/R。M/IO表示内存(Memory)操作或IO(InputOutput)操作,RD代表读(Read),WR代表写(Write),ALE为地址锁存允许

5、(AddressLockEnable),DEN为数据传送允许(DataEnable),DT/R表示数据发送/接收(DataTransmission/Reception)中断请求及响应:NMI、INTR、INTA。NMI为不可屏蔽中断请求(Non-MaskingInterrupt)输入,INTR为可屏蔽中断请求(InterruptRequest)输入,INTA是对可屏蔽中断请求的中断响应(InterruptAcknowledge)输出。总线请求及响应:HOLD、HLDA。HOLD为总线请求保持信号输入,HLDA为总线请求响应输出。时钟、复位、协调:CLK

6、、RESET、READY、TEST。CLK为CPU工作时钟(Clock)输入,RESET为复位信号输入;READY为准备好信号输入,用于外部电路与CPU的工作速度协调;TEST(输入)用于执行WAIT指令期间控制重复执行WAIT指令(引脚电平为H)还是脱离等待状态、执行后续指令,或者在最大方式下用来与NPU8087的协调。电源、地线:Vcc、、Gnd。Vcc(Voltage)接+5V电源,Gnd接地(Ground)。6.2.28088引脚与8086的区别(最小模式)数据引脚减少8条,即AD0-AD15改为AD0-AD7和A8-A15。BHE/S7引脚功

7、能改为SS0,该引脚在最大方式下保持高电平,在最小方式下与IO/M、DT/R组合以确定总线的状态,如表6.2。M/IO改为IO/M。6.2.38086/88最大模式的引脚与最小模式的区别在最大模式下,RD无效,最小模式的8条引脚INTA、ALE、M/IO(或IO/M)、DT/R、、HOLD、HLDA、DEN的信号依次改变为为:QS1、QS0、S2,S1,S0、RQ/GT0、RQ/GT1、LOCK。返回本章目录QS1、QS0:指示CPU中指令队列的状态(QueueStatus),二位编码为00表示空操作、01为取指令操作码、10表示指令队列空、11为取指

8、令后续字节。S2,S1,S0:总线操作状态编码输出,三位编码的含义如表6.3所示。RQ/GT0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。