【精品】频率计论文.docx

《【精品】频率计论文.docx》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、本次试验通过对数字频率计原理的掌握，利用已有的数字电路设计知识，配合相应的软件，如ISE软件的使用（设计输入、仿真、实现），了解可编程逻辑器件（FPGA）的一般情况，通过VHDL语言的描述来设计满足要求的数字频率计。并根据实验结果对误差的来源进行分析和计算数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频

2、率计在测量物理量方面应用广泛。本实验报告介绍了使用VHDL开发FPGA的—•般流程和频率计的基本原理和相应的测量方案，采用了一种基于FPGA的数字频率的实现方法。该设计的频率计能准确的测量频率在1Hz到100MHzZ间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan3AandSpartan3AN上取得良好测试效果，圆满完成实验测试。关键字：FPGA,VHDL,ISE,ModelSim软件，频率测量，数字频率计。1—刖吞一、系统总体设计1・1任务要求(4)1.2原理图1.3频率测量方法(5)1.3.1直

3、接测量法(5)(5)1.3.2直接测量法误差1.3.3±1误差(6)1・3・4周期测量法(6)1.3.5误羌比较(6)二、单元电路设计(7)2.1分频器模块(7)2・2闸门选择器(9)2.3门控电路(11)2.4计数器(12)2.5锁存器(14)2.6显示电路(16)2.7.1数据选择器(16)2.7.2A进制计数器(17)1.7.3小数点控制器(18)2・7・4译码器（19）2.7.5反和器，使能生成符号（20）三、设计实现（20）3.1顶层设计（21）3.2管脚分配（21）2.3下载实现（21）3.4流程图解（21）四、测试结果4.1测试数据和显示结果（23

4、）4.2实验结论（24）、系统总体设计1.K设计要求目的：本次试验通过对数字频率计原理的掌握，利用已有的数字电路设计知识，配合相应的软件，如ISE软件的使用（设计输入、仿真、实现），了解可编程逻辑器件（FPGA）的一般情况，通过vhdl语言的描述來设计满足要求的数字频率计。并根据实验结果对误羞的来源进行分析和计算。以此提高自己的系统设计能力。指标：1•被测输入信号：方波2.测试频率范围为：10Hz〜100MHz3.量程分为三档：第一档：闸门时间为1S时，最人读数为999.999KHZ第二档：闸门时间为0.1S时，最大读数为9999.99KHZ第三档：闸门时间为0

5、.01S时，最大读数为99999.9KHzo4.显示工作方式：用六位BCD七段数码管显示读数。b、采用记忆显示方法c、实现对高位无意义零的消隐。1・2•原理图图1-3原理框图(1・1)1・3频率测量方法1.3.1直接测量法首先，把被测信号①（以正弦波为例）通过脉冲形成电路转变成脉冲②（实际上变成方波即可）其重复频率等于被测频率人，然后将它加到闸门的一个输入端。闸门岀门控信号④来控制开、闭时间，只有在闸门开通时间T内，被计数的脉冲⑤才能通过闸门，被送到十进制电子计数器进行计数。门控信号的作用时间T是非常准确的，以它作为吋间基准（时基），它由时基发生器提供。时基信号

6、发生一个高稳定的石英振荡器和一系列数字分频器组成，由它输出的标准时间脉冲（时标）去控制门控电路形成门控信号。1.3.2直接测量法误差从公式（1-1）可知，上述测频方法的测量误差，一方面决定于闸门时间T准不准，另一方面决定于计数器计得的数准不准。根据误差合成方法，从公式（1-1）可得：坐=竺_竺（1一2）hNT公式（4・2）中第一项竺是数字化仪器所特有的误差，而第二项竺是闸门时NT间的相对误差，这项误差决定于石英振荡器所提供的标准频率的准确度。现分述如下：1.3.3±1误差在测频时，主门的开启时刻与计数脉冲之间的时间关系是不相关的，所以它们在时间轴上的相对位置是随

7、机的。这样，在相同的主门开启时间内，计数器所计得的数却不一定相同，当主门开启时间T接近甚至等于被测信号周期7；的整数倍N倍时，此项误差为最大，图1・1画出的就是这种情况。计算公式(QI

8、。_rur^Ts图1・2