第3章 嵌入式系统的基础知识.ppt

《第3章 嵌入式系统的基础知识.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、嵌入式系统原理与设计主讲蔡启先第3章嵌入式系统的基础知识本章要点嵌入式系统的基本知识嵌入式系统开发的相关知识3.1基本概念3.2开发相关知识第3章嵌入式系统的基础知识3.1基本概念3.1.1存储器结构3.1.2流水线技术3.1.3CISC&RISC3.1.4大端存储和小端存储3.1.5存储器管理单元MMU3.1.6BSP3.1.7Bootloader和OSLoader3.1.8进程和线程3.1.1存储器结构两种类型哈佛结构和冯.诺依曼结构哈佛结构：（1）程序存储器和数据存储器相互独立，可独立编址、独立访问；（2）双总线结构；（3）取指令和访问数据可并行进行。程序存储器数据存储器CPU

2、地址线数据（指令）线地址线数据线哈佛结构3.1.1存储器结构冯.诺依曼结构：（1）程序和数据在同一存储器中，统一编址，依靠PC寄存器指示指令地址；（2）单总线结构；（3）取指令和访问数据不可并行。程序存储区数据存储区CPU公用地址线共用数据线冯.诺依曼结构其它变形结构：（1）MCS-51系列单片机：程序、数据地址线分开，数据线共用；（2）TMS320系列DSP芯片：数据存放于程序存储器中指令存放于Cache中三种提速技术Cache系统并行存取（如哈佛结构、低位交叉访问等）先行缓冲技术现代微处理器以RISC技术为基础，基于流水线技术实现指令级并行，基于多核技术实现线程级并行，基于VLS

3、I门阵列实现控制器硬连线逻辑，使得微处理器性能大大提高，达到甚至超过上一世纪大中型计算机甚至巨型计算机的性能水平。3.1.2流水线技术设一条指令的执行过程分为：取指（取指令）、析指（分析指令）、执指（执行指令）三个阶段三个阶段都可能有访存操作取指析指执指访存取指令分析指令，可能访存取数执行指令，可能访存存结果3.1.2流水线技术1.顺序执行方式n条指令的执行时间：设每段时间相等都是t，则执行时间：T=3nt特点：简单，但指令执行速度慢，功能部件利用率低取指k析指k执指k取指k+1析指k+1执指k+12.重叠执行方式T=(2+n)t≈nt当n很大时，约缩短了2/3时间ARM7TDM1(

4、-S)处理器使用3步流水取指k析指k执指k取指k+1析指k+1执指k+1取指k+2析指k+2执指k+2指令的重叠执行对计算机组成提出什么要求首先，要实现执指k、析指k+1与取指k+2三者重叠，硬件上必须要有相对独立的取指、分析和执行部件。需要把顺序执行方式中的一个集中的指令控制器，分解成三个功能独立的部件：存控（存储控制器）、指控（指令控制器）、运控（运算控制器）其次，要求各个功能部件的运行速度大致相等，避免在重叠中的相互等待，如图所示。这需要依靠RISC技术的支持，以及用到预处理和缓冲技术。此外还要解决三个阶段访问主存冲突问题，实现并行访存。在微处理器中较早就有指令重叠运行的雏形。

5、如8086处理器.取指k析指k执指k取指k+1析指k+1执指k+1取指k+2析指k+2执指k+2指令重叠运行时的相互等待Intel80486的6步流水线结构取指令指令译码地址生成取操作数执行指令存储或回写结果Pentium4具有高达20级的超流水线和超标量流水线结构多级重叠：子过程分解为更小的子过程一般使每个部件的执行时间相等，虽然执行一次浮点加法仍需4Δt，但4个部件同时工作，则每隔一个Δt就能完成一次浮点加法，速度提高3倍取指令入出译码形成操作数地址取操作数执行保存结果求阶差入出尾数加规格化对阶一种指令流水线浮点加法器流水线RISC具有指令简单、规整，只有存(STORE)、取(L

6、OAD)指令，几乎所有指令都在一个机器周期内完成，并注重编译的优化等特点，容易做到指令重叠运行时各个功能部件的运行时间相等，大大减少了重叠中功能部件的相互等待，为指令流水带来天然的支持。此外，为了更好地发挥其在流水线中的效果，RISC处理机还采用了延时转移、指令取消、重叠寄存器窗口、指令流调整、硬件为主固件为辅等多种关键技术。2.RISC对流水线技术的支持要使流水线发挥高效率，就要使流水线连续流动，尽量不出现断流的情况。引起流水线断流的原因很多，除了编译形成的目标程序不能发挥流水结构的作用，或存储系统由于结构或频宽等原因不能源源不断地为流水线提供所需要的指令和操作数外，就是流水线中存

7、在相关问题。相关：程序相近指令之间的某种影响指令重叠执行的关系，分为数据相关、控制相关和结构相关三类。3.流水线相关问题的解决（1）数据相关及其处理如：k:OPR1,A2;R1=(R1)OP(A2)k+1:OPR1,R2;R1=(R1)OP(R2)第k+1条指令和第k条指令存在R1数据相关。3.流水线相关问题的解决解决办法：一是采用推后处理法，即规定同时读写同一个寄存器时，写操作优先，使发生读写冲突时，读数推后一个周期或推后一个节拍。有时间浪费，实现简单析