基于VHDL的音乐演奏电路设计开发文献综述

《基于VHDL的音乐演奏电路设计开发文献综述》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、文献综述基于VHDL的音乐演奏电路设计开发1前言部分FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它在GAL、PAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既克服了原有可编程器件门电路数有限的缺点，又解决定制电路的不足［1］。CPLD则是一个有点限制性的结构。这个结构由一些相对较少量的锁定的寄存器和一个或者多个可编辑的结果之和的逻辑组列组成。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点［2］。目前

2、以硬件描述语言所完成的电路设计，可以经过综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流［3］。这些可编辑元件可以被用来实现一些基本的逻辑门电路或者更复杂一些的组合功能，比如解码器或者数学方程式。在大多数的FPGA里面，这些可编辑的元件里同样包含记忆元件，例如触发器或者其他更加完整的记忆块［4］。FPGA有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂得多。FPGA含有高层次的内置模块和内置的记忆体。一个因此有关的很重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置，允许他们的设计随着系统

3、的升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分继续正常的运行［5］。在电子信息领域FPGA应用越来越广泛，因此，研究它具有非常重要的意义。2主题部分当今的社会是数字化社会，是数字集成电路广泛应用的社会。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路以及许多具有特定功能的专用集成电路。但是，随着微电子技术发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师更愿意自己设计专用集成电路(ASIC)芯片，并且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的AS

4、IC芯片，并且立即投入实际应用之中，因此出现了现场可编程逻辑器件，其中应用最广泛的当属复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)［2］。早期的可编程逻辑器件只有紫外线可按除只读存贮器、可编程只读存贮器(PROM)和电可擦除只读存贮器三种。由于结构限制，它们只能完成很简单的数字逻辑功能。其后，出现了一类结构上稍稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“或”门和一个“与”门阵列组成，而任意一个组合逻辑都是以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组

5、合逻辑功能［6］。这一阶段的产品主要有GAL(通用阵列逻辑)和PAL(可编程阵列逻辑)。PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态［7］。PAL器件是现场可编程的，它的实现工艺有EPROM技术、熔丝技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也是一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的［8］。PLA器件既有有掩膜可编程的，也现场可编程的。在PAL的基础上，又发展了一种通用阵列逻辑GAL(GenericArra

6、yLogic)，如GAL22V10，AL16V8等。它采用了EEPROM工艺，实现了电可擦除改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多的人使用。这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现较小规模的电路。为了弥补这一缺陷，20世纪80年代中期。Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD(ComplexProgrammab1eLogicDvice)和与标准门阵列类似的FPGA(FieldProgrammableGateA

7、rray)，它们都有逻辑单元灵活和体系结构、适用范围宽以及集成度高等特点。这两种器件兼容了PLD和通用门阵列的优点，实现了较大规模的电路，编程也灵活。与门阵列等其它ASIC(ApplicationSpecificIC)相比，它们又具有开发周期短、标准产品无需测试、设计制造成本低、开发工具先进、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件［9］。FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个概

8、念，内部包括输出输入模块IOB（InputOutputBlock）、可配置逻辑模块CLB（ConfigurableLogicBlock）和内部连线（Interconnect）三个部分［10］。