基于FPGA的差错控制编码的设计与实现开题报告

基于FPGA的差错控制编码的设计与实现开题报告

ID:482001

大小:40.50 KB

页数:5页

时间:2017-08-09

基于FPGA的差错控制编码的设计与实现开题报告_第1页
基于FPGA的差错控制编码的设计与实现开题报告_第2页
基于FPGA的差错控制编码的设计与实现开题报告_第3页
基于FPGA的差错控制编码的设计与实现开题报告_第4页
基于FPGA的差错控制编码的设计与实现开题报告_第5页
资源描述:

《基于FPGA的差错控制编码的设计与实现开题报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、开题报告基于FPGA的差错控制编码的设计与实现1选题的背景、意义如今各种数字通信系统已广泛用于我们的生产生活中。然而数字信号在传输过程中,由于受到干扰的影响,码元波形将变坏。接收端收到后可能发生错误判决。由乘性干扰引起的码间串扰,可以采用均衡的办法纠正。而加性干扰的影响则需要用其它办法解决。在设计数字通信系统时,应该首先从合理选择调制制度、解调方法以及发送功率等方面考虑,使加性干扰不足以影响达到误码率的要求。在仍不能满足要求时,就要考虑差错控制措施了,这就是我们研究差错控制技术的意义所在。差错控制编码

2、的历史始于1948年香农(ClaudeShannon)发表的一篇著名论文“通信的数学理论”。论文首次阐明了在有扰信道中实现可靠通信的方法,提出了著名的有扰信道编码定理,奠定了差错控制编码的基石。在此之后,差错控制编码沿着两条路发展:第一条道路带有浓厚的代数气息,基本上为分组码;第二条道路有着更多的概率气息,其代表为卷积码。近年来又把两条研究道路结合起来,出现了新的编码方法,如turbo码,其性能接近香农限。伴随着差错控制编码理论的发展,编码技术大量应用于各种数字通信系统。现代电子产品面临高功能、设计周

3、期短、上市快的要求,其复杂度日益加深,一个电子系统可能由数万个中小规模的集成电路构成,这就带来了体积大、功耗大、可靠性差的问题,解决这一问题的有效方法就是来用可编程逻辑器件(PLD)进行设计。可编程逻辑器件,尤其是FPGA器件,即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点,具有集成度高、运行速度快、可靠性强、设计方式灵活、快速等特点,现已成为现

4、代高层次电子设计方法的实现载体。本课题研究了EDA技术发展对电路设计方法的影响,深入探讨了用VHDL语言和可编程逻辑器件FPGA开发的基本方法,为开发专用集成电路提供了基本的设计步骤。作为应用对象,进一步开发差错控制编码技术。2相关研究的最新成果及动态随着大规模集成电路技术的发展和电子产品市场运作节奏的进一步加快,涉及诸如计算机应用、通信、智能仪表、医用设备、军事、5民用电器等领域的现代电子设计技术已迈入一个全新的阶段,EDA技术已成为当今电子设计领域的主流。EDA技术是在电子CAD技术基础上发展起来

5、的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。20世纪90年代以来,微电子技术以惊人的速度发展,其工艺水平达到了深亚微米级,在一个芯片上可集成数百万乃至上千万只晶体管,工作速度可达到GHz,这为制造出规模更大,速度更快和信息容量

6、更大的芯片系统提供了条件,但同时也对EDA系统提出了更高的要求,并促进了EDA技术的发展。此阶段主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术,不仅极大地提高了系统的设计效率,而且使设计人员摆脱了大量的辅助性及基础性工作,将精力集中于创造性的方案与概念的构思上,这个阶段EDA技术的主要特征为:(1)高层综合(HLS,HighLevelSynthesis)的理论与方法取得较大进展,将EDA设计层次提高到系统级(又称行为级),并划分为逻辑综合和测试综合。(2)采用硬件描述语言HDL来

7、描述10万门以上的设计,并形成了VHDL和VerilogHDL两种标准硬件描述语言。它们均支持不同层次的描述,使得复杂IC的描述规范化,便于传递、交流、保存于修改,也便于重复使用。它们多应用于FPGA/CPLD/EPLD的设计中。(3)可测性综合设计。随着ASIC的规模与复杂性的增加,测试难度与费用急剧上升,由此产生了将可测性电路结构制造在ASIC芯片上的想法,于是开发了扫描插入、BLST(内建自测试)、边界扫描等可测性设计(DFT)工具,并已集成到EDA系统中。(4)建立并行设计工程CE框架结构的集

8、成化设计环境,以适应当今ASIC的如下一些特点:数字与模拟电路并存,硬件与软件设计并存,产品上市速度要快。在这种集成化设计环境中,使用统一的数据管理系统与完善的通讯管理系统,由若干相关的设计小组共享数据库和知识库,并行地进行设计,而且在在各种平台之间可以平滑过渡。随着百万门规模的复杂的可编程逻辑器件(CPLD)5的推出及大规模的芯片组和高速、高密度印刷电路板的应用,EDA技术在仿真、时序分析、集成电路自动测试、高速印刷电路板设计及操作平台的扩展等方面都面

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。