锁相技术第7章.ppt

《锁相技术第7章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章数字锁相环模拟锁相环和全数字锁相环（DPLL）的比较模拟环数字环构成环路的部件PD、LF、VCO模拟电路或部分是数字电路DPD、DLF、DCO都是数字电路或可以用微处理器实现环路瞬时相差是连续变化的模拟信号是离散的数字信号输出相位的调整连续变化离散调整数字锁相环是相干数字通信系统中的重要部件，主要应用于数字解调、载波同步、位同步等方面。§7.1全数字环概述一、一般构成与分类1.构成2.分类一般按照数字鉴相器的实现方式对数字锁相环分类FF—DPLL触发器型数字锁相环NR—DPLL奈奎斯特型数字锁相环ZC—DPLL过零检测型数字锁

2、相环LL—DPLL超前滞后型数字锁相环二、数字环部件电路与原理1.数字鉴相器①触发器型鉴相器◆触发器的输出是区间内的相位误差。◆通过计数器获得两个信号之间相差的数字量。计数时钟：,是输入信号的中心频率。◆；是相差区间内的计数值，也称为相位误差在区间内的状态数。◆计数准确度为：②奈奎斯特速率抽样鉴相器◆带通滤波器限制输入信号的带宽为◆抽样频率◆数字相乘器可用微处理器实现应用：利用NR—DPLL实现FM解调③过零取样鉴相器◆取样脉冲是本地参考脉冲经“上跳沿检测电路”获得◆每个取样值的大小取决于输入信号正向过零点与本地参考信号上跳沿之间的

3、时间间隔，它反映了两信号的相位误差（有正、负之分），在一个周期内取样一次。正向过零检测双向过零取样鉴相器◆取样脉冲是本地参考经“上、下跳沿检测电路”获得◆在一个周期内取样两次。④超前滞后取样鉴相器◆每个超前或滞后脉冲对DCO的调整量是◆通过输入信号与本地参考信号之间比相，形成超前或滞后脉冲输出。超前脉冲意味着本地参考信号相位落后，，故超前脉冲作用将使本地参考信号相位提前；滞后脉冲表示，其作用是使本地参考信号相位推后。◆序列滤波器消除噪声对环路造成的误动作。序列滤波器超前滞后2.数字环路滤波器（DLF）作用：对噪声和高频分量起抑制作用

4、，并且控制着环路相位较正的速度和精度。（和模拟环路一样）实现：（一般形式）要求：数字运算满足环路低通滤波要求；满足实时处理的要求。3.数字压控振荡器(DCO)实现方案一：◆为控制电压，其中为DLF送来的校正电压，为固定偏压，即当时，输出信号周期为。◆信号时钟：频率，周期为。◆DCO输出的取样脉冲周期一个采样周期中对时钟周期的计数值当时：无控制当时：有控制相对于的改变量为，相对应的输出相位的最小改变量为，DCO输出的瞬时相位在弧度内只能以或其整数倍离散的变化。N模内的状态数实现方案二：◆时钟：频率，周期为。输出信号频率，周期为。◆有推

5、后脉冲时，输入信号比DCO信号相位滞后，控制器扣除一个的周期，使DCO输出信号滞后。◆有提前脉冲时，输入信号比DCO信号相位超前，控制器添加一个的周期，使DCO输出信号超前。◆无控制时三、数字环的工作速率若要设计一个受350MHz时钟控制的DCO，为得到小于7.5°的环路量化相差，输入信号最高工作频率应按下式计算：§7.2位同步数字环实例超前—滞后型数字锁相环实现位同步提取超前—滞后型数字锁相环基本组成：输出信号一、电路组成超前脉冲滞后脉冲极性相反的位同步信号相互错开的时钟信号决定添加、扣除脉冲没有序列滤波器二、环路位同步原理1.无

6、控制时，信号通过（常开门）经次分频后输出位同步信号。2.位同步信号超前时，输出超前脉冲，通过控制器产生的信号扣除信号中的一个周期，使得同步脉冲的前沿向第二个输入信号靠近。依次类推。3.位同步信号滞后时，添加一个信号周期。3.相位校正总是阶跃式的，所以在“扣除”或“添加”几个脉冲后，稳态相差不等于零，而是围绕零点在“超前”、“滞后”之间来回摆动。4.在锁定状态下，稳态量化相差相对误差：三、性能分析（略）采用不同鉴相器的数字锁相环的性能分析差异很大，这一点和模拟锁相环路有较大的区别。本章小结数字锁相环的分类数字锁相环部件的工作原理（DP

7、D、DCO）位同步数字环（LL—DPLL）正向过零检测数字环（ZC1—DPLL）