数字电子技术基础全套课件-5.ppt

《数字电子技术基础全套课件-5.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、-触发器第五章§5.1概述§5.2触发器的电路结构与动作特点§5.3触发器逻辑功能及其描述方法教学内容教学要求一.重点掌握的内容：1.触发器的特点，现态和次态的概念．触发器逻辑功能的表示方法。2.触发器四种结构形式及其动作特点。3.触发器在逻辑功能上的四种主要类型，及其各自的功能特点和逻辑功能表示形式。二.一般掌握的内容：1.触发器的电路结构形式和逻辑功能的关系2.常用集成电路触发器逻辑符号、功能特点以及异步置位、复位端的作用。5.1概述一、触发器１.概念：能够存储１位二值信号的基本单元电路。２.特点：（１）有两个稳定的状态

2、：０和１。（２）在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。二、触发器的现态和次态现态：Ｑ　　　次态：Ｑ*三、触发器逻辑功能描述方法功能表（特性表）、　特性方程、状态图、　波形图按结构可分为SR锁存器边沿触发触发器电平触发的触发器脉冲触发的触发器四、触发器分类按逻辑功能可分为SR触发器JK触发器D触发器T和T′触发器5.2触发器的电路结构与动作特点一、SR锁存器1.或非门构成RD—Reset直接复位端(置0端）SD—Set直接置位端(置1端）（基本RS触发器）或非门组成的基

3、本RS触发器的特性表0000111100或非门组成的基本RS触发器的特性表01001或非门组成的基本RS触发器的特性表10001或非门组成的基本RS触发器的特性表11000000当SD、RD同时撤去时，输出端Q和Q′状态不定。?设计电路时此种情况应避免特性方程：已知或非门构成的基本RS触发器输入波形，试画出输出Q和Q′的波形。2.与非门构成与非门组成的基本RS触发器的特性表1100111010与非门组成的基本RS触发器的特性表011100与非门组成的基本RS触发器的特性表101100与非门组成的基本RS触发器的特性表0011

4、1111?当SD′、RD′同时撤去时，输出端Q和Q′状态不定。设计电路时此种情况应避免特性方程：基本RS触发器动作特点:输入信号在全部作用时间内都直接改变输出端Q和Q′的状态。例5.2.100111001110101101001110101100011二、电平触发的触发器1.电平触发SR触发器（同步触发器）同步SR触发器的特性表特性方程：带异步置位、复位端的电平触发SR触发器异步置位端（低电平有效）异步复位端（低电平有效）电平触发方式的动作特点:在CLK＝1期间，输入信号的变化都直接改变输出端Q和Q′的状态;CLK=0期间输

5、出状态保持不变。例：5.3.1不变不变不变2.D锁存器特性方程：Q*=D例：5.3.2特性方程：Q*=D三、脉冲触发的触发器1.主从SR触发器（主从触发器）（1）接收输入信号过程CLK=1期间：主触发器控制门G7、G8打开，接收输入信号S、R,从触发器控制门G3、G4封锁，其状态保持不变。1011（2）输出信号过程CLK下降沿到来时，主触发器封锁，从触发器按照主触发器的状态改变。0111CLK下降沿到来时有效特性方程例5.4.12.主从JK触发器主从JK触发器没有约束。J=1K=0时，CLK＝1期间主触发器置1；CLK下降沿

6、到达时，从触发器置1，Q*=1。101101J=0K=1时，CLK＝1期间主触发器置0；CLK下降沿到达时，从触发器置0，Q*=0。0000J=0K=0时，触发器保持原来状态不变，Q*=Q。11J=1K=1时，Q=0,G7输出0，主触发器置1，CLK↓,Q*=1；Q=1,G8输出0，主触发器置0，CLK↓,Q*=0。Q*=Q′JK触发器的特性表具有多输入端的主从JK触发器，输入端J1和J2、K1和K2是与的关系。集成主从JK触发器低电平有效低电平有效CP下降沿触发例5.4.2脉冲触发方式的动作特点:（1）触发器翻转分两步动作

7、：第一步，在CLK＝1期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和Q′的状态改变发生在CLK下降沿。（2）在CLK=1的全部时间里输入信号都将对主触发器起控制作用。在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。一次变化现象降低了主从JK触发器的抗干扰能力。主从JK触发器在使用时要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变，CLK下降沿时

8、触发器状态发生改变。一次变化现象：例5.4.301第二个CLK＝1期间，Q=1,J=0,K=1,主触发器被置0；虽然CLK下降沿到达时又回到K=0,但从触发器输出Q*=0.011第三个CLK=1期间，Q=0，J=K=1,主触发器被置1，虽然CLK下降沿到达时又回到J=0,从触发器保持输出Q