反相器电路、版图及特性.ppt

反相器电路、版图及特性.ppt

ID:48074574

大小:2.76 MB

页数:25页

时间:2019-05-06

反相器电路、版图及特性.ppt_第1页
反相器电路、版图及特性.ppt_第2页
反相器电路、版图及特性.ppt_第3页
反相器电路、版图及特性.ppt_第4页
反相器电路、版图及特性.ppt_第5页
资源描述:

《反相器电路、版图及特性.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、三、反相器电路、版图及特性1、反相器的电路、工作原理2、反相器的时序特性3、反相器的版图设计和设计规则4、版图设计中的闩锁效应5、如何驱动大的负载2003年春季1集成电路原理Lecture#31、反相器晶体管电路图、工作原理VinM1M2OUT0offon11onoff0真值表PMOSNMOS2003年春季2集成电路原理Lecture#3当Vin=‘0’时,VGS2=-5V,VGS1=-0V

2、VGS2

3、>

4、Vthp

5、,VGS1

6、时,VGS2=0V,VGS1=+5V

7、VGS2

8、<

9、Vthp

10、,VGS1>VthnPMOS截止NMOS导通output=‘0’2003年春季3集成电路原理Lecture#3Effectsofchangingthebn/bpRatioß=KPn*W/L在工艺相同的情况下,一般KPn=3KPp如果要使得ßn=ßp则必须要满足(W/L)p=3(W/L)n2003年春季4集成电路原理Lecture#32、反相器的时序特性(1)RiseandFalltimesaremeasuredbetweenthe10%an

11、d90%pointsinatransition.(tr和tf的定义)(2)Delaytimeismeasuredbetweenthe50%pointintheinputandthe50%pointintheoutput.2003年春季5集成电路原理Lecture#3反相器的延迟延迟时间的计算(估算)tP=(tPLH+tPHL)/2,2003年春季6集成电路原理Lecture#3如果要使tPLH=tPHL则要Rp=Rn,也就是ßn=ßp,则必须要满足(W/L)p=3(W/L)n,我们定义一个标准延迟单位

12、的倒相器为:ßn=ßp,(W/L)p=3(W/L)n,(W/L)n=1/1,(W/L)p=3,此时倒相器的标准延迟为T。(负载也为一个标准倒相器)。1112T2T22T2003年春季7集成电路原理Lecture#3反相器输出尖峰的形成尖峰是由于Cgd电容的存在,高频的输入信号通过它造成的.2003年春季8集成电路原理Lecture#3反相器的反转点(了解)(1)反相器的输入信号和输出信号相等的点叫反转点。(2)在反转点流过NMOS和PMOS的电流相等。(3)ThereforeVSPisgivenby:

13、2003年春季9集成电路原理Lecture#3PowerConsumption(1)功耗和频率f成正比,和VDD2成正比。2003年春季10集成电路原理Lecture#33、反相器的版图2003年春季11集成电路原理Lecture#3单个晶体管版图W(器件沟道宽度)L(沟道长度)2003年春季12集成电路原理Lecture#3CMOSProcessLayers(CMOS工艺层次)LayerPolysiliconMetal1Metal2ContactToPolyContactToDiffusionVia

14、Well(p,n)ActiveArea(n+,p+)ColorRepresentationYellowGreenRedBlueMagentaBlackBlackBlackSelect(p+,n+)Green2003年春季13集成电路原理Lecture#3Intra-LayerDesignRules(设计规则)规定各层次的最小宽度和最小间距,相关层次之间的最小间距.Metal2432003年春季14集成电路原理Lecture#3NWELL(N阱)Poly(多晶硅)P+(P扩散)N+(N扩散)Contac

15、t(接触孔)Metal(金属)反相器版图CMOS层次MASK1#MASK2#MASK3#MASK4#MASK5#MASK6#掩模版层次2003年春季15集成电路原理Lecture#3版图文件:GDSII,CIF格式版图设计生成MASK交给工厂生产版图设计工程师完成掩模工厂完成芯片前道工厂完成版图处理流程2003年春季16集成电路原理Lecture#3两种典型的倒相器版图 (TwoTypicalInverterLayoutStyles)2003年春季17集成电路原理Lecture#34、闩锁效应(Lat

16、ch-up)此尖峰可以导致闩锁效应(latch-up).通过C2电容的下降沿尖峰使得晶体管Q2导通.电流流经晶体管Q2导致RW1和RW2上的电压下降,并使得Q1管导通.流经晶体管Q1的电流在电阻RS1和RS2上产生压降,使得Q2进一步导通.通过C1的上升沿尖峰具有和前面同样的效果.2003年春季18集成电路原理Lecture#3闩锁效应的解决方法(SolutionstoLatch-up)1、放慢上升/下降时间来减少尖峰的幅度.2、缩小漏极区域的大小来减少

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。