IC工艺及版图设计LIB5.pdf

《IC工艺及版图设计LIB5.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、华侨大学电子工程系IC工艺及版图设计课程实验（五）数字功能模块版图布局设计华侨大学厦门专用集成电路系统重点实验室-2010-IC工艺及版图设计课程实验五数字功能模块版图布局设计一、实验目的1.掌握使用CadenceVirtuosoXL版图编辑软件进行数字功能模块版图布局设计2.掌握使用分层次版图设计方法提高设计效率3.掌握数字逻辑单元版图布局4.掌握DiVA进行LVS版图验证方法二、实验软件：CadenceIC5141VirtuosoXL三、实验要求：实验前请做好预习工作，实验后请做好练习，较熟练地使用PDK进行

2、版图编辑，并掌握DiVA进行LVS验证的方法，验证版图设计的正确性。IC工艺及版图设计课程实验四教学任务数字功能模块电路版图布局设计学时2专业能力：1.掌握使用分层次设计方法提高版图布局设计效率教学目标2.掌握数字逻辑电路版图布局3.掌握DiVA进行LVS验证1.CadenceVirtuoso进行数字逻辑单元版图设计教学内容2.DiVA进行LVS验证及Debug重点数字功能模块电路版图布局设计及DiVALVS验证难点数字功能模块电路版图布局设计及DiVALVS验证华侨大学电子工程系（TheDepartmentof

3、ElectronicEngineeringHuaqiaoUniversity）1华侨大学厦门专用集成电路系统重点实验室第一部分实验演示部分在上一次实验中我们已经掌握了数字单元模块电路的布局方法，在本次课程实验中我们将依靠上次课程设计完成的单元模块电路来构成比较复杂的电路：64分频电路。通过完成这个分频电路的布局，掌握分层次版图布局设计的方法。并且在该实验中通过DiVA的LVS验证工具来验证版图和原理图的一致性。在进行本次实验前请确认已经掌握DiVADRC和DiVAExtract的使用方法。为了试验顺利进行请先在L

4、ayoutEditing视窗中选择Options-Display…查看显示分辨率是否是0.1（或0.05）。在本次实验中将通过上次实验的单元电路进行带置位功能的D触发器的版图布局，并通过该D触发器来构成64分频电路。在本次实验中将进行反相器、两输入与非门、两输入或非门的版图设计。设计的单元版图将下次实验中作为构成较复杂数字功能电路的组成单元。1.164位分频电路构成原理分频器在数字IC电路中比较常用的重复性较高的单元电路，在电路设计中我们可能将它用作计时电路。比如在2us的时钟信号中用34个DFF来构成4.7小时

5、的计时器。在我们的实验中我们将使用6个D触发器来构成64位分频器。从64分频器的原理图我们可以看出电路结构非常简单，布线也比较简洁。整个电路的核心就是D触发器的版图设计，只要完成了D触发器的版图我们就可以轻松完成分频器的设计任务。D触发器的原理图如下图所示：华侨大学电子工程系（TheDepartmentofElectronicEngineeringHuaqiaoUniversity）2华侨大学厦门专用集成电路系统重点实验室如上图所示，D触发器的电路结构主要由三个标准单元构成：传输门TG、与非门NAND2和反相器I

6、NV。我们可以先通过完成D触发器版图的方法，逐层构成64分频电路的版图。1.2DFF电路版图布局先打开DFF的原理图，使用VirtuosoXL辅助完成版图布局。上节课已经完成单元电路布局的同学打开LAB5X中的DFF的Schematic进行布局，未完成的同学请打开LAB5X中的DFF1的Schematic进行版图布局。使用自己画的单元进行版图布局的同学，为了后续布局方便，请将单元版图中的阱接触和衬底接触删除。①第一步，复习上次课程中从原理图导出版图的方法，先从原理图中导出基本版图的单元，点击VirtuosoSch

7、matic中的Tools-DesignSynthesis-LayoutXL，选择生成新的Layout。习惯：查看Options中的Display显示分辨率是不是0.05.然后点击Design–GenFromSource…进行版图生成设置。设置窗口大体设置如下，有不熟悉的同学请参照上次实验内容。华侨大学电子工程系（TheDepartmentofElectronicEngineeringHuaqiaoUniversity）3华侨大学厦门专用集成电路系统重点实验室点击OK就可以生成版图。华侨大学电子工程系（TheDep

8、artmentofElectronicEngineeringHuaqiaoUniversity）4华侨大学厦门专用集成电路系统重点实验室②实验会将上次完成的版图调用进来，布局完成版图设计。参考原理图将版图单元进行整理，大体按照线路流程完成大致排列，排列时请注意将PMOS管放置在一侧，NMOS在一侧。③对照原理图完成连线，连线主要通过金属2完成（A2）。为了保证布通率，可以