电子时钟设计(毕业论文)

《电子时钟设计(毕业论文)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、课程设计伦文）题目名称课程名称专业课程设计学生姓名学号系、专业一信息工程、电子信息指导教师2012年11月090此次电子时钟的设计，是以同步加法计数器74LS161为基础的时序逻辑电路设计，其有较强的实际应用性。74LS161可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，我使用74LS161的各种级联方式实现了多级多进制的计数并分级连接数码管，实现了电子时钟的功能。关键词：数字时钟；计数器；级联；74LS16L第1章设计任务21.1内容及要求21・2用途2第2章设计方案22.1设计思路22.2设计方案及其论证32.3元器件的选择4第3章电路设计73.1输入73.2计数器73.

2、3显示输出结果93.4整体电路9第4章整体电路的仿真测试及性能104.1电路的安装调试（仿真）114.2性能指标测量及记录11总结14参考文献15第1章设计任务1・1内容及要求电子时钟设计：设计一个具有时、分、秒的十进制数字显示的计数器。用MJETISLV软件实现，并用proteus画岀PCB板。1.2用途：此设计可以应用于各种计时器，通过调节脉冲，可以构成秒表，电子时钟以及各种显示方案的计时/十数设备。第2章设计方案整体思路：本题目的要求是做一个能显示时、分、秒的计数器，那么这个电路就用该包含3部分:第一部分提供周期的脉冲信号；第二部分是以第一部分为输入源的组合计数器；第三部分是显示部分，

3、把第二部分计数的结果按照一定的方式显示。1.1设计思路2.1.1信号源信号源要求是有周期的脉冲输入才能够进行计数，应选择方波输入的脉冲信号。2.1.2.计数器计数器应该分为3部分，分别记录时、分、秒。2.1.3计秒位一分钟有60秒，故秒位应该用60进制的计数器。记秒位要显示2位数，并且没有集成的60进制计数器，所以级联的计数器应该可以实现两位输出。每计60秒秒位将会向分位进一并且本位清零。2.1.4计分位-小时有60分钟，故分位也应该用60进制的计数器。和记秒位一样，记分位同样要显示2位数，且没有集成60进制计数器，所以级联的计数器应该可以实现两位输出。每计60分分位将会向小时位进一并且本位

4、清零。2.1.5计小时位一天有24小时（这里设计的是24小时制计数器），故秒位应该用24进制的计数器。记小时位要显示2位数，并且没有集成的24进制计数器，所以级联的计数器应该可以实现两位输出。每计满24小时本位将会进行一次清零。2.1.6显示输出小时、分钟、秒这3位每位都需要输出两位数，故总共会有6位数输出。将输出显示要使用显示译码器憑码管连接到每一个计数器的输出端。2.1.7进位和清零进位和清零应该是同步的，即当秒位计满60秒的瞬间，应该同时发出一个进位脉冲给下一级计数器和一个本位的淸零脉冲进行清零。故可以用逻辑门在两级计数器之间进行连接以实现功能。22设计方案及其论证按照整体思路，设计方

5、案如下：使用同步加法计数器74LS161构成60进制加法计数器作为第一级（秒）计数器。在秒的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向本位发送一个淸零信号，并同时向分位的个位发送一个进位脉冲。这样就构成了一个级联而形成的60进制带进位与清零的加法计数器。按照同样的方法，可以构成分位的计数器。小时位和分位、秒位不同，它是以10进制来显示24进制数，所以清零与计数的方式要有所改变。小时位有两个清零信号：①在小时的个位计数到10的瞬间，向木位发送一个清零信号，并同时向十位发送一个进位脉冲。②在小时的十位计数到2并且个位计数到4

6、的瞬间，向个位和十位同时发送一个清零信号。2.3元器件的选择2.3.1.电压源考虑到74LS161的工作电压，仿真电路选用5V的电压源V3G2.3.2.脉冲信号进过计算，60Hz的方波可以满足每秒一个脉冲输入的要求。5VVCCIV2厂丁、60Hzv图21输入元器件2.3.3.计数器本次设计采用同步加法计数器74LS16L74LS161为可预置的4位二进制同步计数器，它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重耍的功能其管脚图如下：rippleoutputsCARRY'ENA6LEVCCOUTPUTOaObQcqdtload1卩61S14131211109r°RIPPLE

7、0AQBQcQqENABLECARRYTOUTPUTCLEAJRLOAD“ENABLEABCDPD—2345e78CLEARCLOCKABCDENABLEGND••一"POATAINPUTS图2.274LS16174LS161的清除端是异步的。当清除端CLER为低电平时，不管时钟端OOK状态如何，即可完成清除功能。74LS161的预置是同步的。当置入控制器IOQ为低电平时，在amc上升沿作用下，输出端QVQD