数字信号传输特性测试报告_电子设计大赛

《数字信号传输特性测试报告_电子设计大赛》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、.word格式,简易数字信号传输性能分析仪论文摘要：本系统是基于FPGA和CPLD为平台设计而成的简易数字信号传输性能分析仪。系统主要含数字信号发生电路，模拟传输信道电路和数字信号分析电路三大部分。先用CPLD设计伪随机码脉冲信号发生器电路和数字信号发生器电路。用三阶巴特沃斯滤波器模拟传输信道，器带外衰减大于40dB/十倍频程，且通带增益可调，能较好地模拟传输信道。并以FPGA为硬件平台，设计数字信号分析电路。该部分电路能从带噪声信号中提取同步信号并输出，同时可用提取的同步信号进行同步，正确显示原数字信号的信号眼图。关键词：F

2、PGA,信号分析，随机信号发生，信号眼,专业.专注..word格式,1系统方案1.1比较与论证方案一：基于51单片机的电路设计串行输出伪随机信号发生电路与数字信号信号发生电路可以用51单片机与移位寄存器共同产生。原理框图如下：单片机I/O口并行输入图1基于单片机的随机信号发生电路74164是一款8位移位寄存器,串行输入并行输出。单片机根据本原多项式f（x），在时钟输入的同时，从8级移位寄存器的第n级和第k级取出信号,进行模2相加后,反馈至第1级,当输入移位时钟脉冲后,在移位寄存器各级的输出端Q,得到2n-1位伪随机信号。该方法

3、相对占用资源，且当需要产生高频随机信号时，由于51单片机本身的硬件资源不足，会导致它速度跟不上，从而使输出信号出现错误。同样，后级的数字信号分析电路，在理论上同样可以用单片机实现。但由于信号频率较高，单片机依旧会在速度上出现缺陷。而且电路也会显得繁琐。方案二：基于DSP芯片的电路设计直接利用DSP产生任意长度伪随机序列的方法,可以为系统设计和测试带来便利。传统的方法是利用DSP的反馈位移寄存器只能产生2n长度伪随机序列 ，结合DSP芯片的运算结构，设计出一种利用寻址递减长度序列，可以设计产生具有遍历性的任意长度伪随机序列的方法

4、，从而解决传统方法中出现的问题。在序列长度M≠2n的时候，生成序列中的数都

5、条复杂指令程序，具有强大数据处理能力和高运行速度。在应用中可方便地修改程序中各参数，以满足各种场合不同的需求。,专业.专注..word格式,方案三：基于FPGA与CPLD的电路设计应用移位寄存器理论从序列的本原多项式出发,获得产生该序列的移位寄存器反馈逻辑式,结合FPGA芯片结构特点,在序列算法实现中采用元件例化语句,算法运用VHDL语言编程,可在FPGA或CPLD硬件平台上得到伪随机信号。并行输入图2反馈移位寄存器的逻辑功能图FPGA的最终逻辑功能是通过向内部静态存储器单元加载配置数据来实现的。不同的配置文件决定了逻辑单元的

6、不同逻辑功能以及模块间或与I/O间的不同连接,FPGA的这种结构允许多次编程。应用移位寄存器理论,从m序列的本原多项式出发,在FPGA器件上实现同一级数的两个不同的本原多项式构成的伪随机序列发生器,产生的序列可完全符合m序列的伪随机性。该方法充分发挥了线性反馈移位寄存器结构简单、速度快的特点,与传统的由TTL或CMOS定制门电路构成的伪随机序列发生器相比,具有体积小、功耗小、无干扰噪声、可靠性高等优点。综合以上论述，选择方案三。1.2方案论述两个CPLD分别产生待传输的数字信号和伪随机信号。并用低通滤波器模拟传输信道，待传输的

7、数字信号经过通带增益AF为0.2~4.0的低通滤波器。伪随机信号经过比例放大器后再经低通滤波，再和数字信号一起送入相加器。相加所得信号在数字信号分析电路中，提取得到其同步信号。将同步信号与原传输后信号分别送入示波器的x轴与y轴，在示波器上可得到数字信号的信号眼图。图三总体设计框图其中，低通滤波器截止频率有100kHz、200kHz、500kHz三档可选。,专业.专注..word格式,2系统理论分析与计算2.1低通滤波器设计根据要求，我们选择有源低通滤波电路。由于确保阻带衰减大于-40dB/十倍频程，选择阶数在二阶以上，取n=3

8、。图3三阶巴特沃斯滤波器其中，取，,电路为一阶与二阶有源滤波器的级联。对于一阶滤波器：通带增益：         ；传递函数： ，其中 对于二阶滤波器： 　 ：二阶低通滤波器的通带增益 ：截止频率，它是二阶低通滤波器通带与阻带的界限频率。 ：品质因数，它的大小影响低通滤波器在