《电子设计自动化eda》常用时序逻辑功能器件

《《电子设计自动化eda》常用时序逻辑功能器件》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第七章常用时序逻辑功能器件w主要内容：].计数器(1)概念、分类、简单计数器的分析;(2)几种常见集成计数器的功能表，掌握几个概念(异步清零、同步清零、异步置数、同步置数)。0)集成计数器的应用…■构成任意进制计数器；(4)集成计数器的应用电路的分析2•寄存器和移位寄存器概念、功能表、应用电路分析。6.3计数器计数器一用以统计输入脉冲CP个数的电路。计数器的分类：(1)按计数进制可分为二进制计数器和非二进制计数器。非二进制［十数器中最典型的是十进制计数器。(1)按数字的增减趋势可分为加法计数器、减法

2、计数器和可逆计数器。(2)按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。一、二进制计数器1.二进制异步计数器(1)二进制异步加法计数器(4位)Q1<20工作原理：4个JK触发器都接成T，触发器。每来一个CP的下降沿时，FFo向相反的状态翻转一次;每当由1变0,FFi向相反的状态翻转一次；每当0由1变0,FF2向相反的状态翻转-次；每当Q2由1变0,FF3向相反的状态翻转一次。用“观察法，，作出该电路的时序波形图和状态图。CPaQ20由时序图可以看出，@、0、02、03的周期分别是

3、计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。0(1)二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。Q2000CR清零脉冲CP计数脉冲工作原理：D触发器也都接成触发器。由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。CP二进制异步减法计数器的时序波形图和状态图。0o0在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实

4、现，所以工作速度较低。为了提高计数速度，可采用同步计数器。2.二进制同步计数器(1)二进制同步加法计数器由于该计数器的翻转规律性较强，只需用、'观察法〃就可设计出电路:因为是、'同步〃方式，所以将所有触发器的CP端连在一起，接计数脉冲。然后分析状态图，选择适当的JK信号。计数脉冲序号电路状态等效十进制数&3&000000100011200102300113401004501015601106701117810008g100191010101011101111121100121311011314111

5、□14151111151600000CP计数脉冲CR清零脉冲分析状态图可见：FFo：每来一个CP，向相反的状态翻转一次。所以选/o=Ko=lFFi：当0o=l时，来一个CP，向相反的状态翻转一次。所以选J=K=QoFF2：当@0=1时，来一个CP，向相反的状态翻转一次。所以选J2=K2=0oQlFF3：当000103=1时，来—-个CP,向相反的状态翻转一次。所以选

6、就构成了4位二进制同步减法计数器。(3)二进制同步可逆计数器爲二屍二1斥&二a』二忌二GQ、厶二疋3二一GQQ并引入一加/减控制信号x便将加法计数器和减法计数器合并起来，构成4位二进制同步可逆计数器，各触发器的驱动方程为:^0=^0=1P产型十应氤爲二瑟二XQ.Q+XQ；Q；人％二乂Q°QQ+兀西作岀二进制同步可逆计数器的逻辑图:。30201Q0X加/减控制信号CP计数脉冲CR清零脉冲当控制信号时，FF1〜FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。岂控制信号X=0时，FFi〜FF

7、3中的各J、K端分别与低位各触发器的Q端相连，作减法计数。实现了可逆计数器的功能。ETEP3・集成二进制计数器举例(1)4位二进制同步加法计数器74161©02000RCORDDoD2CPD3DiLD「74161具有以下功能:①异步清零。②同步并行预置数。③计数。④保持。RCO为进位输出端。VccRCOQoQiQ203ETLd16171ra[771rar;7416112345678RdCPDoDiD2D3EPGND预置使能时钟预置数据输入输出工作模式EPSTCP22D

8、AQz且QQo0XXXXXX

9、XX0000异步渚零10XXt^24同步置数110XXXXXX保持数据保持11X0XXXXX保持数据保持11111-XXXX计数加法计数^6.3.374161的功能志RD预置o111(2)4位二进制同步可逆计数器74191Q3Q2Q1Q0D/LTRCO74191END—MAX/M1NCP▲LDD3D2D1DOA—0使能加/减控制VccDoCPRCOg741916.3.4时钟LDEND/irLDD2D391110JLilLJliJL^NLILDlQiQoEND/UQ2Q