计算机组成原理 华师在线作业(全附答案)

《计算机组成原理 华师在线作业(全附答案)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1、已知x=0.1001和y=－0.1111,用变形补码计算x+y和x-y,同时指出运算 结果是否溢出。解：x=0.1001y=-0.1111[x]补=00.1001,[y]补=11.0001,[-y]补=00.1111[x+y]补=00.1001+11.0001=11.1010无溢出x+y=-0.0110[x-y]补=00.1001+00.1111=01.1000溢出x-y=+1.1000>12、已知二进制数X=2-10×(-0.100011)，Y=2-11×(-0.110101)，设阶为5 位（包括2位阶符），用补码表示，尾数为8位（包括2位尾符

2、），用补码表 示，按浮点运算方法，求X-Y的值，运算过程阶和尾数均用双符号进行，舍 入采用就近舍入法。解：阶和尾数都采用双符号位[x]浮=11011，11.0110101[y]浮=11101， 00.0101011[-y]浮=00011，11.1010101①对阶[ΔE]补=[Ex]补+[-Ey] 补=11011+00011=11110可见ΔE=-2，将Mx右移2位，[x]浮＝11101， 11.1101101(01)②尾数进行减运算相减11.1101101(01)+11.1010101 ------------------------11.1000

3、010(01)③结果规格化并进行舍入处 理[x-y]浮=11101,11.1000010(01)左规[x-y]浮=11100,11.0000100 (1)④溢出检查由于两位阶符为11，不是01，因此无溢出。最终的结果为 x-y=2-100×(-0.1111011)3、若x=01001011，y=10001011,则逻辑加运算x+y=。解：若x=01001011，y=10001011,则x+y=11000000。4、CPU执行一段程序时，cache完成存取的次数为1800次，主存完成存取的 次数为100,已知cache存取周期为50ns,主存为250n

4、s,cache/主存系统的效 率为。解：平均访问时间=（1800*50+100*250）/（1800+100）=60s最新范本,供参考！cache主存系统效率=cache存取周期/平均访问时间=50/60=83.3%5、在DMA控制器与CPU分时使用内存的三种方法中，_____________方法具 有控制简单的优点，适用于数据传输率很高的设备进行成组传送，但在这 种DMA传送过程中，CPU基本处于不工作状态，在外围设备传送两个数据的 间隔中空闲出的许多存储周期不能被CPU利用。答：在DMA控制器与CPU分时使用内存的三种方法中，停止CPU访问内存的

5、方 法具有控制简单的优点，适用于数据传输率很高的设备进行成组传送，但 在这种DMA传送过程中，CPU基本处于不工作状态，在外围设备传送两个数 据的间隔中空闲出的许多存储周期不能被CPU利用。6、一台有3个盘片的磁盘组，共有4个记录面，转速为6000转/分，盘面有 效记录区域的外直径为30cm，内直径为20cm，内层位密度为300位/mm，磁 道密度为8道/mm，盘面分为16个扇区，每个扇区有1024个字节。计算盘组 的非格式化容量和格式化容量。答：格式化容量=每面磁道数*记录面*每磁道扇区数*每扇区字节数 =400*4*16*1024=2293760

6、0字节=22967600/1024KB=22400/1024 MB=21.875MB非格式化容量=每面磁道数*记录面*π*内直径*记录位密度/8（单位为字节 ）=400*4*3.14*200*300约=829.9MB7、今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结 果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。 请问：(1)流水线操作的时钟周期应设计为多少？(2)流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后 写（WAR）相关；写后写（WAW）相关。若相邻两条指令I和I+1是：AD

7、DR1 最新范本,供参考！，R3和SUBR3，R5。前者完成(R1)+(R3)→R3的操作；后者完成(R3)- (R5)→R5的操作，问是否发生数据相关？如果发生了数据相关，是哪种 类型的数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少 时间进行？(3)如果在硬件设计上加以改进，至少需推迟多少时间？答：(1)、流水线操作的时钟周期应设计为17ns;(2)、若相邻两条指令i和 i+1是：addr1，r3和sub，r3，r5。前者完成(r1)+(r3)→r3的操作； 后者完成(r3)－(r5)的操作，则发生数据相关，假设在硬件上不采取措 施

8、，那么第i+1条指令要推迟多少时间进行两个时钟周期即34ns进行。（3 ）、如果在硬件设计上采用内部向前的技