TTL CMOS电平及输入输出方式

《TTL CMOS电平及输入输出方式》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DSP控制母板学习小结TTL电平与CMOS电平：TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-TransistorLogic），主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗型TTL（LS-TTL）五个系列。标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V。S-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ

2、、Ⅲ类2.7V，典型值3.4V。输入低电平最大0.8V，输出低电平最大0.5V。LS-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ、Ⅲ类2.7V，典型值3.4V。输入低电平最大Ⅰ类0.7V，Ⅱ、Ⅲ类0.8V，输出低电平最大Ⅰ类0.4V，Ⅱ、Ⅲ类0.5V，典型值0.25V。TTL电路的电源VDD供电只允许在+5V±10%范围内，扇出数为10个以下TTL门电路。CMOS集成电路是互补对称金属氧化物半导体（Compiementarysymmetrymetaloxidesemicoductor）集成

3、电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。CMOS电路的供电电压VDD范围比较广，在+5--+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，扇出数为10—20个CMOS门电路。CMOS电平电压范围在3~15V，比如4000系列当5V供电时，输出在4.6V以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5

4、V以下为低电平。而对于TTL芯片，供电范围为0~5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路和TTL电路就有一个电平转换问题。OC（opencollector）集电极开路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管起

5、反相作用，使输入为“0”时，输出也为“0”）。对于图1，当左端的输入为“0”时，前面三极管截止，所以5V电源通过1K电阻加到右边三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。将图1简化为图2的样子，图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态，这时状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就

6、被这个负载拉到低电平了，所以这个电路是不能输出高电平的。再看图3，那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭合时电阻为0（方便讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0.若开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即1K），如果接一个电阻为R的负载，通

7、过分压计算，就可以算得最后的输出电压为5xR/(R+1000)伏，如果要达到一定电压的话，R就不能太小。如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。OD（opendrain）漏极开路，对于漏极开路(OD)输出，跟集电极开路输出是

8、十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理也是一样的。开漏形式的电路有以下几个特点：1.利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载2.可以将多个开漏输出的Pin连接到一条线上，通过一个上拉电阻，在不增加任何器件的情况下，形成“与逻辑“关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降沿是芯片内部的晶体管，