计算机组成原理习题_4+8+9章带答案

计算机组成原理习题_4+8+9章带答案

ID:47418955

大小:517.50 KB

页数:11页

时间:2020-01-10

计算机组成原理习题_4+8+9章带答案_第1页
计算机组成原理习题_4+8+9章带答案_第2页
计算机组成原理习题_4+8+9章带答案_第3页
计算机组成原理习题_4+8+9章带答案_第4页
计算机组成原理习题_4+8+9章带答案_第5页
资源描述:

《计算机组成原理习题_4+8+9章带答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、........第四章1.一个容量为16K×32位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?1K×4位,2K×8位,4K×4位,16K×1位,4K×8位,8K×8位地址线和数据线的总和=14+32=46根;选择不同的芯片时,各需要的片数为:1K×4:(16K×32)/(1K×4)=16×8=128片2K×8:(16K×32)/(2K×8)=8×4=32片4K×4:(16K×32)/(4K×4)=4×8=32片16K×1:(16K×32)/(16K×1)=1×32=32片4K×8:(16K×32)/(4K×8)=4×4=16片8K×

2、8:(16K×32)/(8K×8)=2×4=8片2.现有1024×1的存储芯片,若用它组成容量为16K×8的存储器。试求:(1)实现该存储器所需的芯片数量?(2)若将这些芯片分装在若干块板上,每块板的容量为4K×8位,该存储器所需的地址线总位数是多少?其中几位用于选板?几位用于选片?几位用做片内地址?16K×8=2^14×8,地址线为14根.4K×8容量的板,共需要4块板子.则14根地址线的最高2位用于板选(00~11,第1块板子~第4块板子),4K*8位=2^12*8位=12*1K*8位,也就.专业学习资料.........是在每块板子内需要4*8个芯片,而每8个芯片组成

3、8位,也就是位扩展.也就是说需要4组,则除了最高2位,剩余的12位中,有2位用于片选(00~11,第一组~第4组).也就是:2位用于板选,2位用于片选,剩余的10位用于片内地址选择.3.已知某计算机字长8位,现采用半导体存储器作主存,其地址线为16位,若使用1K×4的SRAM芯片组成该机所允许的最大主存空间,并采用存储模块结构形式。(1)若每块模板容量为4K×8位,共需多少块存储模板?(2)画出一个模板内各芯片的连接逻辑图。解:(1)根据题干可知存储器容量为64KB,故共需16块存储模板。4.某半导体存储器容量16K×8位,可选SRAM芯片的容量为4K×4位;地址——总线A

4、15~A0(低),双向数据总线D7~D0(低),由R/W线控制读/写。设计并画出该存储器的逻辑图,并注明地址分配、片选逻辑及片选信号的极性。.专业学习资料.........5.现有如下存储芯片:2K×1位的ROM、4K×1位的RAM、8K×1位的ROM。若用它们组成容量为16KB的存储器,前4KB为ROM,后12KB为RAM,CPU的地址总线16位。(1)各种存储芯片分别用多少片?(2)正确选用译码器及门电路,并画出相应的逻辑结构图。(3)指出有无地址重叠现象。解:(1)需要用2K×1的ROM芯片16片,4K×1的RAM芯片24片。不能使用8K×1的ROM芯片,因为它大于R

5、OM应有的空间。(3)有重叠现象,因为地址线A15、A14没有参加译码。6.用容量为16K×1位的DRAM芯片构成64KB的存储器。(1)画出该存储器的结构框图。(2)设存储器的读/写周期均为0.5µs,CPU在1µs内至少要访存一次,试问采用哪种刷新方式比较合理?相邻两行之间的刷新间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(2)由于存储器芯片规格为16K×1,所以其芯片内部的存储矩阵是128×128的存储矩阵。若采用集中刷新方式,则死区为0.5×128=64微秒,而CPU1微秒至少访存一次,长达64微秒的死区显然不合.专业学习资料.........理

6、;若采用分散刷新方式,则需要将系统存取周期增至1微秒,降低了整机速度,且刷新过于频繁。所以应该采用异步刷新方式,假设允许的最大刷新间隔是2ms,则相邻两行刷新间隔为2ms/128=15.625微秒,全部存储单元刷新一遍实际时间0.5×128=64微秒。7.某半导体存储器容量15KB,其中固化区8KB,可选EPROM芯片为4K×8;可随机读/写区7KB,可选SRAM芯片有:4K×4位、2K×4位、1K×4位。地址总线A15~A0(A0为最低位),双向数据总线D7~D0(D0为最低位),R/W控制读/写,MREQ为低电平时允许存储器工作信号。请设计并画出该存储器逻辑图,注明地址

7、分配、片选逻辑、片选信号极性等。8.某机地址总线16位A15~A0(A0为最低位),访存空间64KB。外围设备与主存统一编址,I/O空间占用FC00~FFFFH。现用2164芯片(64K×1)构成主存储器,请设计并画出该存储器逻辑图,并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式,使访问I/O时不访问主存。动态刷新逻辑可以暂不考虑。.专业学习资料.........9.设某机主存容量为4MB,Cache容量为16KB,每块包含8个字,每字32位,设计一个四路组相联映像(即Cache每组内共有四

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。