数字电路设计数字钟实验设计报告材料

数字电路设计数字钟实验设计报告材料

ID:47403579

大小:304.43 KB

页数:11页

时间:2019-07-03

数字电路设计数字钟实验设计报告材料_第1页
数字电路设计数字钟实验设计报告材料_第2页
数字电路设计数字钟实验设计报告材料_第3页
数字电路设计数字钟实验设计报告材料_第4页
数字电路设计数字钟实验设计报告材料_第5页
资源描述:

《数字电路设计数字钟实验设计报告材料》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实用标准数字钟实验设计报告文档大全实用标准数字钟设计一设计任务1.基本功能:以数字形式显示时、分、秒的时间,小时的计时要求为“24翻1”,分和秒的计时要求为60进位;2.扩展功能:校时、正点报时及闹时功能;二电路工作原理及分析数字电子钟主要由以下几个部分组成:秒信号发生器,时、分、秒计数器,显示器,校时校分电路,报时电路。文档大全实用标准2.1数字钟的基本逻辑功能框图图1数字钟的基本逻辑功能框图2.2振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。通常选用石英晶体构成振荡器电路。一般来说,振荡的频率越高,计时精度越高。如果精度要求不高则可以采

2、用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后,电容C1被充电,当Vc上升到2Vcc/3时,使vo为低电平,同时放电三极管T导通,此时电容C1通过R2和T放电,Vc下降。当Vc下降到Vcc/3时,vo翻转为高电平。电容C1放电所需时间为tpL=R2ln2≈0.7R2C1当放电结束时,T截止,Vcc将通过R1、R2向电容器C1充电,一;Vc由Vcc/3上升到2Vcc/3所需的时间为tpH=(R1+R2)C1ln2≈0.7(R1+R2)C当Vc上升到2Vcc/3时,电路又翻转为低电平。如此周而复始,于是,是在电路

3、的输出端就得到一个周期性的矩形波。其振荡频率为f=1/(tpL+tpH)≈1.43/[(R1+2R2)C]振荡周期:T=T1+T2=(R1+2R2)C1In2得R1+2R2=T/C1In2=0.142k故选定R1=0.1K,R2=0.021k文档大全实用标准图2555振荡器(图中R1,R2值不为实际值)图3555振荡器产生的波形2.3时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位,分个位和分十位及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而时个位和时十位为24进制计数器。2.4校时电路通过开关,触发器,逻辑门组成的校时

4、电路来校时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的.三数字电路的设计3.1计数电路的设计由2个74LS90计数器和4个74LS290计数器组成的时分秒的计数电路。文档大全实用标准3.1.1六十进制计数电路秒计数和分计数单元为60进制计数器,其输出为8421BCD码。采用十进制计数器74LS290来实现时间计数单元的计数功能。由图可知,74LS90为异步清零计数器,有异步清零端12,13脚(高电平有效)。图4六十进制计数器(1)秒计数器电路的电路图如图4所示秒个位计数单元为10进制计数器,无需进制转换,当QAQBQCQD从1001变成0000时,U1向U3的输

5、入端发出一个脉冲信号,使秒十位进1位。秒十位计数单元为6进制,当QAQBQCQD变成0110时,通过与QBQC相连的导线,给U3两个清零端一个信号,把它的两个清零端都变成1,计数器的输出被置零,跳过0110到1111的状态,又从0000开始,如此重复,十位和个位合起来就是60进制。文档大全实用标准(2)分计数器分的个位和十位计数单元的状态转换和秒的是一样的,只是它要把进位信号传输给时的个位计数单元,电路图如图4所示3.1.2二十四进制计数器电路时计数单元为24进制计数器,其输出为8421BCD码。采用十进制计数器74LS90来实现时间计数单元的计数功能。时计数器电路的电路图如图5

6、所示图5二十四进制计数器当“时”十位的QAQBQCQD为0000或0001时,“时”的个位计数单元是十进制计数器,当个位的QAQBQCQD到1010时,通过与非门使得个位74LS90上的清零端为0,则计数器的输出直接置零,从0000开始。当十位的QAQBQCQD为0010时,通过与非门使得该74LS90的清零端为0,“时”的十位又重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的QAQBQCQD为0100时,就要又从0000开始计数,这样就实现了“时”24进制的计数。文档大全实用标准3.2校时电路的设计数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的

7、直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。如图6所示,当开关J1按下时,直接给分个位计数器一个脉冲信号,使分计数器进1位,同时不影响数字钟的运行。同理,由J2对时计数器进行校对。图6校时校分电路文档大全实用标准3.3整点报时设计仿广播电台正点报时电路的功能要求时:每当数字钟计时快要到正点时发出声响,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻是整点时刻。每当数字钟计时快要到正点时发出声响,按照4低音1高音的频率发出间断声响,前4低音

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。