欢迎来到天天文库
浏览记录
ID:47337816
大小:2.02 MB
页数:89页
时间:2019-09-05
《电大计算机组成原理考试过必备小抄含答案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、班号姓名哈工大学年秋季学期计算机组成原理试题注意行为规范,遵守考试纪律!题号一二三四五六七八得分得分一、填空(12分)1.某浮点数基值为2,阶符1位,阶码3位,数符1位,尾数7位,阶码和尾数均用补码表示,尾数采用规格化形式,用十进制数写出它所能表示的最大正数,非0最小正数,最大负数,最小负数。2.变址寻址和基址寻址的区别是:在基址寻址中,基址寄存器提供,指令提供;而在变址寻址中,变址寄存器提供,指令提供。3.影响流水线性能的因素主要反映在和两个方面。4.设机器数字长为16位(含1位符号位)。若1次移位需10ns,一次加法需10ns,则补码除法需时间,补码BOOTH算法最多需要时间。5.
2、CPU从主存取出一条指令并执行该指令的时间叫,它通常包含若干个,而后者又包含若干个。组成多级时序系统。二、名词解释(8分)1.微程序控制2.存储器带宽3.RISC4.中断隐指令及功能第2页(共7页)试题:学号:姓名三、简答(18分)1.完整的总线传输周期包括哪几个阶段?简要叙述每个阶段的工作。2.设主存容量为1MB,Cache容量为16KB,每字块有16个字,每字32位。(1)若Cache采用直接相联映像,求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像,求出主存地址字段中各段的位数。第2页(共7页)试题:学号:姓名3.某机有五个中断源,按中断响应的优先顺序由高到低为
3、L0,L1,L2,L3,L4,现要求优先顺序改为L3,L2,L4,L0,L1,写出各中断源的屏蔽字。中断源屏蔽字01234L0L1L2L3L44.某机主存容量为4M×16位,且存储字长等于指令字长,若该机的指令系统具备120种操作。操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。(1)画出一地址指令格式并指出各字段的作用;(2)该指令直接寻址的最大范围;(3)一次间址的寻址范围;(4)相对寻址的寻址范围。第3页(共7页)试题:学号:姓名四、(6分)设阶码取3位,尾数取6位(均不包括符号位),按浮点补码运算规则计算[25]+[24]五、画出DMA方式接口电路的基本组成框图,并说
4、明其工作过程(以输入设备为例)。(8分)第4页(共7页)试题:学号:姓名六、(10分)设CPU共有16根地址线,8根数据线,并用作访存控制信号,用作读写控制信号,现有下列存储芯片:RAM:1K×8位、2K×4位、4K×8位ROM:2K×8位、4K×8位以及74138译码器和各种门电路(自定),画出CPU与存储器连接图。要求:(1)最大4K地址空间为系统程序区,与其相邻2K地址空间为用户程序区。(2)合理选用上述存储芯片,说明各选几片?写出每片存储芯片的地址范围。(3)详细画出存储芯片的片选逻辑。允许输出允许写74138第5页(共7页)试题:学号:姓名第6页(共7页)试题:学号:姓名七、
5、假设CPU在中断周期用堆栈保存程序断点,且进栈时栈指针减一,出栈时栈指针加一。试写出中断返回指令(中断服务程序的最后一条指令),在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制,则还需要增加哪些微操作。(10分)八、除了采用高速芯片外,从计算机的各个子系统的角度分析,指出6种以上提高整机速度的措施。(8分)第7页(共7页)计算机组成原理试题答案一、填空(12分)1.127;1/512;-1/512-1/32768;-128。2.基地址;形式地址;基地址;形式地址。3.访存冲突;相关问题。4.300ns;310ns。5.指令周期;机器周期;节拍。二、名词解释(8分)1
6、.微程序控制答:采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条指令包含一个或多个微操作命令。2.存储器带宽答:每秒从存储器进出信息的最大数量,单位可以用字/秒或字节/秒或位/秒来表示。3.RISC答:RISC是精简指令系统计算机,通过有限的指令条数简化处理器设计,已达到提高系统执行速度的目的。4.中断隐指令及功能答:中断隐指令是在机器指令系统中没有的指令,它是CPU在中断周期内由硬件自动完成的一条指令,其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答(18分)1.答:总线在完成一次传输周
7、期时,可分为四个阶段:·申请分配阶段:由需要使用总线的主模块(或主设备)提出申请,经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者;·寻址阶段:取得了使用权的主模块,通过总线发出本次打算访问的从模块(或从设备)的存储地址或设备地址及有关命令,启动参与本次传输的从模块;·传数阶段:主模块和从模块进行数据交换,数据由源模块发出经数据总线流入目的模块;·结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权。2.答:(1)若Cache采
此文档下载收益归作者所有