《微机原理》复习题及解答

《《微机原理》复习题及解答》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、微机原理》复习题解答1、在8086/8088系统中，存储器是怎样组织的？整个存储空间有多大？最大逻辑长度为多大？至少可将存储器分为多少个段？段起始于什么位置？偏移地址是什么？怎样计算20位物理地址？①分段组织②1兆字节③64K字节④至少分成16段⑤起始于最后四位二进制数都为0的位置⑥偏移地址是相当于段起始位置的偏移量⑦段地址×16+偏移地址2、系统总线分为哪几组？各自传送的方向如何？①分成3组：数据部线、地址总线、控制总线②数据总线和控制总线都是双向的，地址总线始终由CPU发出3、8086微处理器分

2、为哪几个部分？它们之间采用什么工作方式？其中状态寄存器由几类标志组成？与中断有关的是哪一位？①分成2部分：总线接口部件、执行部件②并行工作方式③2类：状态标志、控制标志④IF位，IF置1,响应外部可屏蔽中断4、怎样将8086设置为最小或最大模式？分别应配置哪些外围器件？作用怎样？最大模式与最小模式的配置相比多了什么器件？作用是什么？①引脚接高电平则设置为最小模式，如接低电平则设置为最大模式②最小模式下：1片8248A，作为时钟发生器；3片8282或74LS373，用来作为地址锁存器；2片8286/8

3、287作为总线收发器。最大模式下：1片8284A，3片8282，2片8286，1片8288总线控制器，1片8259A及有关电路③8284A除了提供频率恒定的时钟信号外，还对准备发（READY）和（RESET）信号进行同步。8282：地址/数据总线是复用的，而和S7也是复用的，所以在总路线周期前一部分时间中输出地址信号和信号的引脚，在总线周期的后一部分时间中改变了含义。因为有了锁存器对地址和进行锁存，所以在总线周期的后半部分，地址和数据同时出现在系统的地址总线和数据总线上；同样，此时也在锁存器输出端呈

4、现有效电平，于是确保了CPU对存储器和I/O端口的正常读/写操作。8286/8287：当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力。④多了1片8288。作用：对CPU发出的S0,S1,S2控制信号进行变换和组合，以得到对存储器和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。5、8086/8088系统中为什么将数据与地址总线复用？因为数据线与地址线传送时间不一样，在总线周期T1传送地址，其他时刻传送数据，传送数据和地址时间是分离的，所以8086/8088系统

5、中能将数据线与地址线复用。6、CPU从奇地址或偶地址读写一个字（或字节）时，和A0是什么电平？分别用几个总线周期？A0操作总线周期00从偶地址开始读/写一个字1个10从偶地址单元或端口读/写一个字节1个01从奇地址单元或端口读/写一个字节1个0110从奇地址开始读/写一个字2个（在第一总线周期，将低8位数据送到AD15—AD8,在第二个总线周期，将高8位数据送到AD7—AD0）7、CPU的READY和RESET信号有什么作用？READY“准备好”信号输入：用于解决CPU与外设的速度匹配，RESET复

6、位信号输入，复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序。8、设计一个端口地址译码电路使CPU寻址888~88FH（用一片3-8译码器）。图（略）(参阅教材P.468图)9、在中断响应期间8086发出什么信号？起什么作用？在中断响应期间8086发出中断响应信号。信号实际上是位于连续周期中的两个负脉冲，第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设

7、接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU便得到了有关此中断请求的详尽信息。10、除CPU以外的微处理器怎样在最大模式和最小模式下与CPU交换总线控制权？HOLD引脚在最小模式下作为其他部件向CPU发出总线请求信号的输入端。当系统中CPU之外的另一个主模块要求占用总线时,通过此引脚向CPU发一个高电平的请求信号。这时，如果CPU允许让出总线,就在当前总线周期完成时,于T4状态从HLDA引脚发出一个回答信号，对刚才的HOLD请求作出响应。同时，CPU使地址/数据总线和控制状态线处于浮

8、空状态。总线请求部件收到HLDA信号后，就获得了总线控制权,在此后一段时间，HOLD和HLDA都保持高电平。在总线占有部件用完总线之后,会把HOLD信号变为低电平,表示放弃对总线的占有。8086/8088收到低电平的HOLD信号后,也将HLDA变为低电平。这样，CPU双获得了对地址/数据总线和控制/状态线的占有权。在最大模式下，第30、31脚分别为端和端。这2个信号端可供CPU以外的2个处理器用来发出使用总线的请求信号和接收CPU对总线请求回答信号。端和都是双向的，由