2019集成数字式闹钟设计报

2019集成数字式闹钟设计报

ID:47279762

大小:23.49 KB

页数:16页

时间:2019-09-02

2019集成数字式闹钟设计报_第1页
2019集成数字式闹钟设计报_第2页
2019集成数字式闹钟设计报_第3页
2019集成数字式闹钟设计报_第4页
2019集成数字式闹钟设计报_第5页
资源描述:

《2019集成数字式闹钟设计报》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、集成数字式闹钟设计报  告  一、设计目的  1.进一步熟悉和掌握数字电路的设计方法和步骤2.进一步将理论和实践相结合3.熟悉和掌握仿真软件的应用  二、设计任务和要求  时钟功能:具有24小时或12小时的计时方式,显示时、分、秒。  具有快速校准时、分、秒的功能。  能设定起闹时间,响闹时间为一分钟,超过一分钟自动停;具有人工止闹功能;止闹后不再重新操作,将不再起闹。计时准确度:每天计时误差不超过10秒。  供电方式:220v,50hz交流供电,当交流中断时,自动接上内部备用电源供电,不影响计时功能。  三

2、、设计要求  1.完成全电路的理论设计2.参数的计算和有关器件的选择3.对电路仿真  4.撰写设计报告一份:A3图纸至少一张,报告要求写明以下要求:总体方案的选择各个单元的选择和设计仿真过程的实现  1  目录  第一章:设计方案的选择(3)  1.数字闹钟的设计思想(3)2.数字闹钟组成框图及工作过程(3)  第二章:电路的计算与分析(6)  1.直流稳压电源的设计(6)2.秒脉冲发生器的设计(7)3.时、分、秒计数器的设计(10)4.校时电路的设计(16)5.闹时电路的设计(17)6.数码显示电路的设计(

3、20)  第三章:仿真过程及结果分析(21)  1.仿真软件的简介(21)2.仿真分析(21)  第四章:总结与心得(26)第五章:附录(28)  1.元器件明细表(28)2.总电路原理图(30)  第六章:  第二章:电路的设计计算与分析  整流电路的设计  在电力电子中,整流电路主要变压器、桥式整流电路、滤波电路、稳压电路组成,根据整流电路的主要组成,我选用初、次级线圈之比为1:的变压器TRAN-2P2S,桥式整流集成电路BR1,电容C1、C2构成滤波电路以及集成稳压芯片7805组成,电路图如图2-1: 

4、 图2-1整流稳压电路  6  秒脉冲发生器的设计  秒脉冲发生器振荡器和分频器构成。  振荡器是数字钟的核心,振荡器的稳定度及频率的精确度决定了数字钟的计时的准确程度。振荡器的选择方案  方案一:采用555定时器与电阻和电容构成多谐振荡器方案二:采用石英晶体振荡器  于555定时器构成的多谐振荡器频率不稳定,因此本设计选用方案二:石英晶体振荡器。分频器的设计分频器的功能主要有两个:  一是产生标准秒脉冲信号  二是提供功能扩展电路所需要的信号  能构成分频器的芯片有很多如3片中规模集成电路计数器74LS90

5、,74LS161以及14位二进制计数器,如CD4020、CD4060、MC14020、MC14060、74HC4020、74HC4060。本设计选用CD4060芯片及D触发器构成15分频电路,其中D触发器用来进行二分频,秒脉冲电路如图2-2:  图2-2CD4060秒脉冲发生器  7  CD4060芯片功能简介:  CD4060一振荡器和14级二进制串行计数器组成,所有计数器均为主从触发器。  CD4060管教图:  图2-3CD4060管脚图  CD4060各管脚功能:  管脚号功能112分频输出8Vss接

6、地1510分频输出213分频输出9信号正向输出16Vdd电源345  67管脚号功能14分6分5分7分4分频输频输频输频输频输出出出出出1011121314信号信号复位9分反向输入信号频输输出输入出8分频输出管脚号功能    8  D触发器管脚图:  图2-4D触发器管教图  D触发器真值表:  输入端D0011    9  Qn0101Qn+10011说明Qn+1=0Qn+1=1D触发器管脚功能图:    管脚号12345  时、分、秒计数器的设计  秒信号经过秒计数器、分计数器、时计数器之后,分别传  到

7、显示电路,以便实现数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制,“时”计时器应为二十四或十二进制,本设计选择二十四进制。要实现这一要求,计数电路一般采用10进制计数器如74LS190、74HC290、74HC390,74LS160等来实现计数单元的计数功能。本次设计选择74LS160计数器。  对应端RDCLKSQ功能说明置0端输入端脉冲输入端置1端输出端    10  计数器74LS160管脚图:  图2-574LS160管教图  74160计数器各管脚功能:  管脚3、4、5、6分别对应D0

8、、D1、D2、D3为输入端,14、13、12、11分别对应Q0、Q1、Q2、Q3为输出端,9对应LOAD端,为同步置数端,2对应CLK端,为信号输入端,1对应MR端,为异步清零端,7、10管脚对应ENP、ENT为控制端,当7、10管脚接高电平芯片进入工作状态,接低电平不工作。  a.六十进制计数器  六十进制计数器有两片中规模十进制计数器74LS160构成,利用异步清零端MR将一片十进制计数器74L

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。