欢迎来到天天文库
浏览记录
ID:47039192
大小:1.67 MB
页数:12页
时间:2019-07-04
《计算机组成和原理 课堂例题(附答案)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、(1a)题1:简单说明冯.诺依曼计算机体系的特点.—计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。—采用存储程序的方式。—数据以2进制表示。题2:什么是摩尔定律?—摩尔定律一般表述为“集成电路的集成度每18个月翻一番”。题3:给出IEEE、ACM的中英文名称—IEEE(InstituteofElectricalandElectronicsEngineers,电气电子工程师协会)—ACM(AssociationforComputingMachinery,美国计算机学会)(1b)题1:将计算机系统中某一功能的处理速度
2、提高到原来的20倍,但该功能的处理时间仅占整个系统运行时间的40%,则采用此提高性能的方法后,能使整个系统的性能提高多少?解由题可知,可改进比例=40%=0.4,部件加速比=20根据Amdahl定律可知:采用此提高性能的方法后,能使整个系统的性能提高到原来的1.613倍。题2:某计算机系统采用浮点运算部件后,使浮点运算速度提高到原来的20倍,而系统运行某一程序的整体性能提高到原来的5倍,试计算该程序中浮点操作所占的比例。解:由题可知,部件加速比=20,系统加速比=5根据Amdahl定律可知由此可得:可改进比例=84.2%即程序中
3、浮点操作所占的比例为84.2%。(2a)题1:(1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则:总线带宽是多少?;(2)如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,则总线带宽是多少?解:(1)设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数据量用D表示。根据定义可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B,12Dr=D×f=8B×66×1000000/s=5
4、28MB/s简答题2:高速串行传输为什么替代了并行传输–并行传输在高频时代出现了两个问题:l1:同步l2:信号之间的电磁干扰l(另外还有制造成本问题)(4a)题1:根据给出的图,能指出记录方式(04a)题2:7200转/分的硬盘,平均等待时间是多少?l解答:7200RPM=120Rev/sec1revolution=1/120sec=8.33milliseconds1/2rotation=4.16ms题3:简单描述CAV和CLVl磁盘片转动的角速度是恒定的,用恒定角速度(constantangularvelocity,CAV)表
5、示。l光盘的光学读出头相对于盘片运动的线速度是恒定的,用恒定线速度(constantlinearvelocity,CLV)表示。(5a)题1:例6.1假设一台计算机的I/O处理时间占响应时间的10%,当I/O性能保持不变,而对CPU的性能分别提高10倍和100倍时,该计算机系统的总体性能会发生什么样的变化?解假设改进前程序的执行时间为1个单位时间。如果CPU的性能提高10倍,程序的执行时间(包含I/O处理时间)减少为:(1-10%)/10+10%=0.19即整机性能只能提高到原来的约5倍,约50%的CPU性能被浪费在I/O处理上
6、。如果CPU的性能提高100倍,程序的执行时间减少为:(1-10%)/100+10%=0.109这表示整机性能只能提高约10倍,约90%的性能被浪费在没有改进的I/O处理上。(5a1)题2:给出中断实现的整个过程1.中断请求:向中断源发出请求2.中断判优:若同时有多个中断源申请中断,则对其排队判优。3.中断响应:在允许中断的情况下,CPU执行完一条指令后开始响应中断,进入中断响应周期,包括关中断、保存现场,进入相应的中断服务程序。4.中断服务:执行中断服务程序5.中断返回:恢复现场,返回主程序断点。题3:简单叙述DMA接口功能(
7、1)向CPU申请DMA传送(2)处理总线控制权的转交(3)管理系统总线、控制数据传送(4)确定数据传送的首地址和长度;修正传送过程中的数据地址和长度12(5)DMA传送结束时,给出操作完成信号(5a)综合题2:假定硬盘传输数据以32位的字为单位,传输速度为1MB/S,CPU的时钟频率为50MHZ.(1)采用程序查询的输入输出方式,一个查询操作需要100个时钟周期,求CPU为I/O查询所花费的时间比率,假定进行足够的查询以避免数据丢失。(2)采用中断方法进行控制,每次传输的开销(包括中断处理)为100个时钟周期,求CPU为传输硬盘
8、数据花费的时间比重。(3)采用DMA控制器进行输入输出操作,假定DMA的启动操作需要1000个时钟周期,DMA完成时处理中断需要500个时钟周期,如果平均传输的数据长度为4KB,问在硬盘工作时处理器将用多少时间比率进行输入输出操作,忽略DMA申请使用总线的影响。
此文档下载收益归作者所有