电机控制应用:兼具性能与灵活性的SoC FPGA

电机控制应用:兼具性能与灵活性的SoC FPGA

ID:47027037

大小:153.50 KB

页数:4页

时间:2019-06-29

电机控制应用:兼具性能与灵活性的SoC FPGA_第1页
电机控制应用:兼具性能与灵活性的SoC FPGA_第2页
电机控制应用:兼具性能与灵活性的SoC FPGA_第3页
电机控制应用:兼具性能与灵活性的SoC FPGA_第4页
资源描述:

《电机控制应用:兼具性能与灵活性的SoC FPGA》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、电机控制应用:兼具性能与灵活性的SoCFPGA作者:MichaelParker,AlteraCorp上网日期:2013年06月27日关键字:FPGASoC 电机控制 ARMA9最新的FPGA单片系统器件集成了双ARMA9CPU核心,全套ARM外就是下一代的电机控制。下一代电机控制系统采用了非常快速的控制回路,超过了仅用处理器方案的能力,可提供最高的电机效率。实现现场控制(FOC)的内部控制回路要求最好以浮点方式完成的变换。同时带有双处理器核心和FPGA结构的FPGASoC最适合这种应用,单只器件就具备了通用处理器,以及用于专门算法的高性能逻辑等功能。

2、电机换向电机工作遵循基本的电磁原理。磁场吸引与排斥的力产生了转矩,从而使电机旋转运动。转子与定子都有磁场,磁场的产生可以用永久磁铁,也可以采用电磁方式。当转子旋转时,要求磁场有正确的对准。磁场必须连续改变,这样,在转子360度旋转过程中,都维持产生转矩的对准。这个过程叫做换向,最基本的方法是使用直流电刷电机。这种电机设计是在定子上使用永久磁铁,而在转子上使用一对或多对电磁铁。为了消除电刷的火花与机械换向时的磨损,可以反过来做电机设计,即把永久磁铁放在转子上,而定子采用电磁铁。用电子换向代替机械换向也可以获得相同效果,这就是所谓的无刷直流电机。面向现场

3、的控制在一只直流有刷电机中,控制回路可以轻易地驱动电机电流产生变化,而电刷完成机械换向功能,虽然不算最佳方式完成电子正弦换向,使用的是集成控制回路,使产生有用转矩的磁场分量最大化,而不产生转矩的磁场分量最小化(例如,也许只产生对电机轴承起作用的力)。FOC的目标是确定磁场在所有时间都有精准的方向,以产生最大转矩、消除转矩波动,从而提高电机效率,降低系统的拥有成本。如图所示FOC功能采用了Park与Clarke变换,以及针对转矩(有用的磁场方向)和磁通(不产生转矩的磁场方向)的PI控制回路。这里使用PI控制器,而不是一般控制系统中常见的PID控制器。电

4、机通常要使用三个独立的相位。这些相围绕定子复制,给出各个极或绕组的数量。在三相系统中,根据Kirchhoff定律,三相电流之和为零。这意味着,三相电流矢量(a、b和c分量)可以用Clarke变换,表示为两个正交的相位(α、β分量)。Clarke变换在转子的一个确定旋转角上是有效的。通过采用Park变换,这些电流矢量可以映射到旋转电机的旋转面上。于是,α、β分量被映射为q(正交)和d(直接)分量。这个变换需要转子角度(作为输入值),转子角度一般是由转子轴上附着的正交编码器决定。因此,Clarke与Park变换需要在转子旋转时做连续地计算。要求虽然电机控

5、制应用是机械式,但驱动电路必须更新的速率,以及电流、位置与速度传感器的读数都可能相当大。一个合理的场景是:某个工作在最高12,000RPM(或200RPS)转速下的电机。如果我们估测一下,则需要最少80个采样才能生成一个形态完好的正弦电流波形,于是,所需采样速率就等于:电机速度(RPS)×80×电机极性对的数量。电机极性对的数量就是定子上电磁绕组的数量。对于一个八个绕组(或极性对)的12,000RPM电机,这相当于128,000次/s的采样速率,处理延迟为7.8μs。不同应用各有差异,但一般系统必须设计成能够在5μs或更短时间内响应并处理所有中断,并

6、更新电机驱动器。这个处理过程就是:采样反馈电机电流、位置与速度,并用FOC以200,000次/s的速率、5μs的处理延迟,计算出更新的电机电流驱动值。对于基于处理器的系统,这意味着200kHz的中断速率,对采用缓存、操作系统,以及非矢量中断控制器的通用处理器会是一个巨大的挑战。处理系统采用一个SoCFPGA系统可以做到一种更优化且灵活的实现。SoC包括了两个800MHzARMCortex-A9微处理器系统。ARMA9处理器是一种更通用的高性能处理器,但它并未针对要求确定响应时间的实时应用做过优化。不过利用SoCFPGA中集成的可编程逻辑,可以消减实时

7、性能的局限性。可编程逻辑可以用于PWM驱动电路、任何ADC与DAC的多功能接口、位置与速度传感器接口、安全关断电路、专有网络或MAC硬件接口等等。它还可以实现FOC以及较低延迟的控制回路,较仅有处理器的系统响应时间快得多。它的典型系统响应时间不到2μs,这要比大多数仅用处理器的系统快一个数量级。FOC硬件像Altera公司DSPBuilder这样的设计工具可以用于对一个设计做Simulink表述,并直接实现为FPGA逻辑。DSPBuilder还能生成浮点逻辑,如仿真一样,提供较定点实现更大的动态范围和数值稳定性。表1给出了实现最小SoCFPGA所使用

8、的资源。所有与FOC块的接口均是由Altera的DSPBuilder与Qsys工具映射到ARM处理器系统中的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。