中兴设计开发部电路设计规范+74页+2.7M

《中兴设计开发部电路设计规范+74页+2.7M》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、内部公开▲CDMA事业部设计开发部电路设计规范版本：2.0修订日期：2005年11月中兴通讯股份有限公司本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传第1/74页内部公开▲版本变更说明版本号变更日期变更内容简述备注1.02003.11《SchematicChecklist》初稿2.02005.11重新整理编撰本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传第2/74页内部公开▲关于本文档中兴通讯股份有限公司CDMA事业部设计开发部《电路设计规范》（以下简称《规范》）为原理图设计规范文档。本文档规定和推荐了CDMA设

2、计开发部在原理图设计中需要注意的一些事项，目的是使设计规范化，并通过将经验固化为规范的方式，避免设计过程中错误的发生，最终提高产品质量。使用方法《规范》制图部分以Cadence平台ConceptHDL原理图工具为依据，但其大部分内容不局限于该工具的约束。《规范》总体上由检查条目、详细说明、附录3部分构成。“检查条目”部分浓缩了各种规范条款和经验，以简明扼要的形式加以描述。对部分条目内容，在“详细说明”部分进行了解释和举例，通过Ctrl–左键点击可以跟踪到相应位置。建议在阅读条目的同时，对详细说明进行阅读，理解检查项的意义，并主动避免异常出现。《

3、规范》中检查项共有三种等级：“规定”，“推荐”和“提示”。标记为“规定”的条目在设计中必须遵守，如果因为设计实际需要不能遵守其中某些条款，则必须进行说明并经过评审确认。说明文档同原理图评审异常记录、原理图一同基线。标记为“推荐”的条目为根据一般情况推荐遵守的内容。建议开发工程师在设计时阅读推荐该部分的内容和说明，根据实际设计情况选择恰当的设计实现。标记为“提示”的条目，一般是难以从原理图角度检查的问题和很难有结论的问题，不做规范约束，提醒开发工程师在设计中注意相关问题，避免出错。《规范》只能涵盖硬件原理图设计中已知的常见问题，所以在开发过程和评

4、审/走查过程中不排除《规范》之外的设计异常，开发/评审人员应该根据经验对这些问题进行处理。在开发过程中使用硬件开发工程师必须了解《规范》的内容并在开发中遵循《规范》的指导，在设计完成之后要进行自查。在同行评审/走查过程中使用规范的检查条目部分抽出单独成为《原理图检查单》，评审人员必须了解《规范》并按照《检查单》的每一条目对原理图进行检查。培训中使用《规范》中包含了大量设计开发部积累的硬件开发知识和经验，可以作为学习使用。硬件工程师可以学习并掌握检查条目的内容以及对条目的详细说明，学习部门经验。修订本文档在编写和积累过程中不可避免的有疏漏和错误之

5、处，同时产品开发、归档的规范也可能发生变化。如果发现本文档中有错误、遗漏、不可实施等各类问题，应在ClearQuest上直接提出故障项（提变更库中提文档故障，选择3G硬件平台），跟踪解决。本文中的所有信息归中兴通讯股份有限公司所有，未经允许，不得外传第3/74页内部公开▲目录第一部分检查条目.................................................................................................................................

6、...........51.原理图制图规范..................................................................................................................................52.电路设计.....................................................................................................................

7、.........................72.1通用要求..................................................................................................................................72.2逻辑器件应用......................................................................................................

8、....................82.3时钟设计...............................................