欢迎来到天天文库
浏览记录
ID:46923128
大小:536.50 KB
页数:51页
时间:2019-11-30
《基于FPGA任意倍数分频器设计论文》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库。
1、第49页基于FPGA任意倍数分频器设计目录1绪论1矚慫润厲钐瘗睞枥庑赖。1.1课题分析1聞創沟燴鐺險爱氇谴净。1.2FPGA概述2残骛楼諍锩瀨濟溆塹籟。1.3VHDL语言和QUARTUSII简介4酽锕极額閉镇桧猪訣锥。1.3.1VHDL语言简介4彈贸摄尔霁毙攬砖卤庑。1.3.2QUARTUSII简介6謀荞抟箧飆鐸怼类蒋薔。2分频基本原理8厦礴恳蹒骈時盡继價骚。2.1等占空比偶数分频方法8茕桢广鳓鯡选块网羈泪。2.2等占空比的奇数分频方法8鹅娅尽損鹌惨歷茏鴛賴。2.3分数分频方法9籟丛妈羥为贍偾蛏练淨。2.4小数分频方法9預頌圣鉉
2、儐歲龈讶骅籴。2.5任意倍数分频器10渗釤呛俨匀谔鱉调硯錦。3任意倍数分频器设计12铙誅卧泻噦圣骋贶頂廡。3.1设计思想12擁締凤袜备訊顎轮烂蔷。3.2顶层框图设计13贓熱俣阃歲匱阊邺镓騷。3.3顶层文件设计13坛摶乡囂忏蒌鍥铃氈淚。3.4模块设计14蜡變黲癟報伥铉锚鈰赘。3.4.1偶数分频模块的设计14買鲷鴯譖昙膚遙闫撷凄。3.4.2奇数分频模块的设计15綾镝鯛駕櫬鹕踪韦辚糴。3.4.3半整数模块设计16驅踬髏彦浃绥譎饴憂锦。3.4.4占空比可调的分频模块设计17猫虿驢绘燈鮒诛髅貺庑。3.4.5小数分频模块设计18锹籁饗迳琐筆
3、襖鸥娅薔。第49页3.4.6encoder_35模块的设计19構氽頑黉碩饨荠龈话骛。3.4.7led模块的设计20輒峄陽檉簖疖網儂號泶。3.4.8mux51模块的设计21尧侧閆繭絳闕绚勵蜆贅。结论23识饒鎂錕缢灩筧嚌俨淒。致谢24凍鈹鋨劳臘锴痫婦胫籴。参考文献25恥諤銪灭萦欢煬鞏鹜錦。附录AVHDL源程序26鯊腎鑰诎褳鉀沩懼統庫。附录A1:偶数分频实现的程序26硕癘鄴颃诌攆檸攜驤蔹。附录A2奇数分频实现的程序28阌擻輳嬪諫迁择楨秘騖。附录A3半整数分频实现的程序30氬嚕躑竄贸恳彈瀘颔澩。附录A4占空比可调的分频实现的程序32釷鹆
4、資贏車贖孙滅獅赘。附录A5小数分频实现的程序34怂阐譜鯪迳導嘯畫長凉。附录A6encoder_35模块实现的程序42谚辞調担鈧谄动禪泻類。附录A7led的实现程序43嘰觐詿缧铴嗫偽純铪锩。附录A8mux51模块的实现程序47熒绐譏钲鏌觶鷹緇機库。附录B顶层文件设计原理图48鶼渍螻偉阅劍鲰腎邏蘞。第49页1绪论1.1课题分析随着电子技术的高速发展,FPGA/CPLD以其高速、高可靠性、串并行工作方式等突出优点在电子设计中受到广泛的应用,而且代表着未来EDA设计的方向。FPGA/CPLD的设计采用了高级语言,如VHDL语言AHDL语
5、言等,进一步打破了软件与硬件之间的界限,缩短了产品的开发周期。所以采用先进的FPGA/CPLD取代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势[1]。纣忧蔣氳頑莶驅藥悯骛。EDA技术代表了当今电子设计技术的最新发展方向,采用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。由于现代电子产品的复杂度和集成度的日益提高,一般分离的中小规模集成电路组合已不能满足要求,电路设计逐步地从中
6、小规模芯片转为大规模、超大规模芯片,具有高速度、高集成度、低功耗的可编程朋IC器件已蓬勃发展起来[2]。颖刍莖蛺饽亿顿裊赔泷。分频器是数字系统设计中的一种基本电路,我们往往需要通过分频器得到我们所需要的时钟频率,在FPGA的设计中也是使用频率非常高的一种基本设计。基于FPGA实现的分频电路一般有两种方法:一种是使用FPGA芯片内部提供的锁相环电路进行分频,如ALTERA提供的PLL(PhaseLockedLoop),Xilinx提供的DLL(DelayLockedLoop);第二种是使用硬件描述语言,如VHDL、VerilogH
7、DL等。使用锁相环电路进行分频有许多的优点,例如可以实现倍频、相位偏移以及占空比可调等。但是由于FPGA内部提供的锁相环个数极为有限,不能满足使用时的要求。因此使用硬件描述语言实现分频电路在数字电路设计较为常用,因为它消耗不多的逻辑单元就可以实现对时钟的操作,具有成本低、可编程等优点[3]。濫驂膽閉驟羥闈詔寢賻。在数字系统的设计中,设计人员会遇到各种形式的分频需求,如整数、小数、分数分频等。在某些数字系统设计中,系统不仅对频率有要求,而且对占空比也有着很第49页严格的要求。由计数器或计数器的级联构成各种形式的偶数分频及非等占空比
8、的奇数分频实现起来较为简单,但对半整数分频及等占空比的奇数分频实现较为困难,小数分频和分数分频更困难。銚銻縵哜鳗鸿锓謎諏涼。本论文利用VHDL硬件描述语言,通过QuartusⅡ7.2开发平台,设计了一种能满足偶数分频,奇数分频,半整数分频,占空比可调的分频,小数
此文档下载收益归作者所有