片机芯片的硬件结构

《片机芯片的硬件结构》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章单片机芯片的硬件结构主要掌握一、基本组成（内部资源）二、存储器的配置三、I/O口的应用功能四、工作方式五、时序及电路2-2MCS-51系列单片机的逻辑结构及信号引脚以8051为代表讲解基本组成内部结构特殊功能寄存器2-2-1基本组成框图2-2-28051的内部结构（见书P19）CPU：运算电路与控制电路内部存储器:程序和数据定时器/计数器并行I/O串行口中断控制系统时钟电路位处理器总线2-2-3MCS51的引脚功能各类单片机均兼容，只是功能略有差异。封装：双列直插（DIP）方形：PLCC扁平封装：QFP管脚功能P21逻辑符号图80C512-3MCS-51存储器配置（★）普林斯顿结构：程序

2、和数据共用一个存储器逻辑空间，统一编址。哈佛结构：程序与数据分为两个独立存储器逻辑空间，分开编址。（51属于这种结构）51存储器配置物理上4个存储器地址空间：片内/片外程序存储器空间片内/片外数据存储器空间逻辑上3个存储器地址空间：64KB程序存储器256B片内数据存储器64KB片外数据存储器51存储器配置2-3-1程序存储器64KB程序存储器空间/EA不同电平，选择片内或片外低位存储单元2-3-2数据存储器1．64KB片外数据存储器空间(与扩展I/O接口共用)2.256B片内数据存储器:特殊存储单元：复位入口:0000H中断入口:0003H～0023H(二)数据存储器256B片内数据存储器分

3、高128低128两个部分：（1）低128单元分三个区：通用寄存器区（32），位寻址区（16），用户RAM（80）（2）高128单元：专用寄存器区（21）P24图2.3常用寄存器（PC、ACC、B）PC：程序地址寄存器，16位，执行指令后自动加一，常将PC值设置成程序第一条指令的内存地址。访问范围：0000~0FFFFH，本身是不可寻址。ACC：累加器，8位，特殊用途的寄存器，专门存放操作数或运算结果。B：8位，专门为乘除法而设置的寄存器常用寄存器（PSW、SP、DPTR）PSW：程序状态字，8位，存放指令执行后的有关状态。（见P28）SP：堆栈指针，8位，专门存放堆栈的栈顶位置。遵循“先进后出

4、”的原则。注意：禁止用传送指令存放数据。DPTR：数据地址指针，16位，存放程序存储器的地址和外部数据存储器的地址。可分DPH和DPL两个独立8位寄存器使用寄存器区的使用内部RAM的00~1FH分为4个区，每个区有8个单元，分别用R0~R7来表示。RS1,RS0=PSW.4,PSW.3RS1：RS2=00时：(R0)=00HRS1：RS2=01时：(R0)=08HRS1：RS2=10时：(R0)=10HRS1：RS2=11时：(R0)=18H2-3-3堆栈的操作堆栈的功能：保存断点、保护现场、暂存数据堆栈的开辟：堆栈的类型：向上生长型的操作规则：（出与入）2.3.4内部程序存储器p32/EA的

5、作用复位PC=0000H中断地址区2-4输入/输出口（I/O口）四个双向8位I/O口，共32根I/O口线，每个I/O线均由锁存器，输出电路和输入缓冲器组成。每个I/O既可作输入又可作输出，每一条口线可独立用作输入又可用作输出，作输出时可锁存数据，作输入时可缓冲数据。2-4-1P0口组成结构P0口（80H）特点：（1）输出锁存器及多路转接开关MUX：地址与数据分时复用；（2）两个三态输入缓冲器，分别用于锁存器和引脚数据的输入缓冲；（3）数据输出驱动和控制电路，有个FET作上拉！但输出时是漏极开路，必须外接上拉电阻才能有高电平输出；（4）输出两个FET，是三态隔离，故是真正的双向IO口；2-4-2

6、P1口组成结构（1）P1口其中一位的电路图，P1口为8位准双向口，每一位均可单独定义为输入或输出口，当作为输入口时，1写入锁存器，Q(非)=0，T截止，内上拉电阻将电位拉至“1”，此时该口输出为1，当0写入锁存器，Q(非)=1,T导通，输出则为0。作为输入口时，锁存器置1，Q(非)=0，T2截止，此时该位既可以把外部电路拉成低电平，也可由内部上拉电阻拉成高电平，正因为这个原因，所以P1口常称为准双向口。需要说明的是，作为输入口使用时，（2）CPU读P1口的二种情况：ANLP1，#0FH；首先是读锁存器的内容，进行处理后再写到锁存器中，这种操作即读—修改—写操作;读P1口的引脚（外部输入）。MO

7、VA，P1；读P1口线状态时，打开三态门,将外部状态读入CPU。P2口组成结构（1）有锁存和MUX：地址和IO的选择，和P0有些区别；（2）内部上来，但不是三态，所以准双向口；P2口作为外部数据存储器或程序存储器的地址总线的高8位输出口AB8-AB15，P0口由ALE选通作为地址总线的低8位输出口AB0-AB7。外部的程序存储器由/PSEN信号选通，数据存储器则由WR和RD读写信号选通，因为2^1