SDRAM及DDR1、DDR2原理简介及设计规则_20150727

《SDRAM及DDR1、DDR2原理简介及设计规则_20150727》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、0SDRAM及DDR1、DDR2原理简介及设计规则部门：技术部姓名：司家生日期：2015/07/271内容概述SDRAM简介及设计规则DDR1简介及设计规则DDR2简介及设计规则总结2概述Memory収展从最初的SDRAM到DDR、DDR2、DDR3再到新兴的DDR4，都不SDRAM有着密切的联系。SDRAM:SynchronousDynamicRandomAccessMemory,同步动态随机存储器。同步(Synchronous)是指其总线工作在同步时序的方式下，总线时钟以CPU时钟频率为基准。动态(Dynamic)是指存储阵列需要丌断的刷新来保证数据丌

2、丢失。随机(Access)是指数据丌是线性一次顺序存储的，而是自由指定地址进行数据的读写。DDRSDRAM:DoubleDateRateSDRAM，即双倍数据速率的SDRAM，俗称内存。3DDR4-1600SDRAM到DDR3的演变DDR4-1866DDR4-2133DDR4-2400DDR3-800DDR4-2666DDR3-1066DDR4-3200DDR3-1333DDR3-1600DDR3-1866DDR2-400DDR3-2133DDR4DDR2-533DDR2-667DDR2-800DDR3DDR2-1066DDR-200DDR-266SDRAM-66DDR

3、-333SDRAM-100DDR-400DDR2SDRAM-133SDRAM-166SDRAM-183DDRSDRAM-200SDRAM输入输出电压:3.3V=>2.5V=>1.8V=>1.5V=>1.2V单根数据传输速率:133Mbps=>400Mbps=>800Mbps=>2133Mbps=>3200MbpsSDRAM到DDR3的演变SDRAM到DDR3的演变6内容概述SDRAM简介及设计规则DDR1简介及设计规则DDR2简介及设计规则总结SDRAM内部结构信号名称不实际封装CLK为单端信号DataMask为DQM8SDRAM信号定义CLK：Clock，时

4、钟信号，SDRAM所有信号都依靠CLK上升沿进行判定CLKisdrivenbythesystemclock.AllSDRAMinputsignalsaresampledonthepositiveedgeofCLK.CKE：Clockenable，时钟使能信号，高电平则时钟有效，低电平则时钟无效。CKEactivates(HIGH)anddeactivates(LOW)theCLKsignal.CS#：Chipselect，片选信号，低电平时则该信号连接芯片有效，反之无效CS#enables(registeredLOW)anddisables(registeredH

5、IGH)thecommanddecoder.CAS#,RAS#,WE#：Commandinputs，命令信号，均为低电平有效RAS#,CAS#,andWE#(alongwithCS#)definethecommandbeingentered.BA[1:0]：Bankaddressinput，Bank地址BA[1:0]definetowhichbanktheACTIVE,READ,WRITE,orPRECHARGEcommandisbeingapplied.A[10:0]：Addressinputs，地址信号，行/列地址共用A[10:0]aresampleddur

6、ingtheACTIVEcommand(rowaddressA[10:0])andREADorWRITEcommand(columnaddressA[7:0]withA10definingautoprecharge)toselectonelocationoutofthememoryarrayintherespectivebank.A10issampledduringaPRECHARGEcommandtodetermineifallbanksaretobeprecharged(A10HIGH)orbankselectedbyBA[1:0](LOW).9SDRAM信号定义DQ

7、M：Input/outputmask，输入输出数据掩码，可以掩掉部分未用数据DQMissampledHIGHandisaninputmasksignalforwriteaccessesandanoutputenablesignalforreadaccesses.InputdataismaskedduringaWRITEcycle.TheoutputbuffersareplacedinaHigh-Zstate(two-clocklatency)duringaREADcycle.DQM0correspondstoDQ