边界扫描JTAG控制器设计及实现

边界扫描JTAG控制器设计及实现

ID:46780148

大小:289.78 KB

页数:5页

时间:2019-11-27

边界扫描JTAG控制器设计及实现_第1页
边界扫描JTAG控制器设计及实现_第2页
边界扫描JTAG控制器设计及实现_第3页
边界扫描JTAG控制器设计及实现_第4页
边界扫描JTAG控制器设计及实现_第5页
资源描述:

《边界扫描JTAG控制器设计及实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、边界扫描JTAG控制器设计及实现邬子婴等2016年3月第47卷第1期(总第163期)边界扫描JTAG控制器设计及实现1,231,21,2邬子婴,步鑫,熊智勇,任齐凤(1.中国航空无线电电子研究所,上海200241;2.航空电子系统综合技术重点实验室,上海200233;3.总参陆航部驻上海地区军事代表室,上海200233)[摘要]从边界扫描测试的概念、工作原理和基本结构入手,分析并设计了边界扫描JTAG控制器,以具体的芯片和指令为例,通过JTAG控制器实现了对芯片的边界扫描测试功能,为进一步展开嵌入式边界扫描测试研究工作提

2、供了依据。[关键词]边界扫描;JTAG控制器;TAP控制时序[中图分类号]TP273[文献标识码]A[DOI编码]10.3969/j.issn.1006-141X.2016.01.07[文章编号]1006-141X(2016)01-0031-05DesignandImplementationofJTAGControllerBasedonBoundaryScan1,231,21,2WUZi-ying,BUXin,XIONGZhi-yong,RENQi-feng(1.ChinaAvionicsRadioElectronics

3、ResearchInstitute,Shanghai200241,China;2.KeyLaboratoryofAvionicsSystemIntegration,Shanghai200233,China;3.ArmyAviationRepresentativeoffice,GeneralStaff,PLA,Shanghai200233,China)Abstract:Thispaperisabouttheconcept,operationaltheoryandprincipalstructureofBoundarySca

4、n.TheJTAGcontrollerbasedonboundaryscanisdesignedandimplemented.AccordingtothefunctionalimplementationoftheJTAGcontrollerbasedonboundaryscan,acertainkindofchipandthecorrespondinginstructionsaretakenasanexample.Theresearchresultofthispaperprovidesfoundationtothefut

5、ureembeddedboundary-scantestresearchwork.Keywords:boundaryscan;JTAGcontroller;sequenceofTAPcontroller题。由联合测试行动组(JTAG:JointTest0引言ActionGroup)提出的电路测试方法被IEEE接纳,随着大规模集成电路技术的发展,表面安装并形成了IEEE1149.1标准。器件、多芯片组件、多层印制板等技术在电路系IEEE1149.1边界扫描测试方法的出现是测试统中的应用使器件安装密度不断提高,原有测试及可测

6、性设计思想的一次飞跃。该方法提供了一方法对印制板上电路节点的物理访问性正逐步变种完整的、标准化的VLSI电路可测试性设计方差。如何对这些高集成度的电路进行测试成为难法。该技术允许将多个支持IEEE1149.1标准的器31March,2016Vol.47No.1(serialNo.163)航空电子技术AVIONICSTECHNOLOGY件由JTAG接口连接在一起,形成一个串行扫描链IEEE1149.1协议的数据和指令传输给器件的测试路,通过使用JTAG控制器对该链路的JTAG端口访问端口,同时监控从测试访问端输出的数据

7、,施加测试向量,达到对整个电路板进行测试的目其工作原理框图如图2所示。的,可有效提高测试覆盖率。1边界扫描测试工作原理和结构1.1边界扫描测试工作原理边界扫描测试的工作原理主要是通过在芯片管脚和芯片内部逻辑之间增加边界扫描寄存器单元、通过JTAG控制器设置边界扫描控制管脚(TCK、TMS、TDO、TDI、TRST~)对芯片的管脚状态进行设定、读取和锁存。这种测试方式对被测集成电路(IC:IntegratedCircuit)来说是非入侵式的,它相当于是在IC的功能模块以外重新构图1边界扫描测试结构图建一个测试逻辑。当IC处

8、于正常工作状态时,测JTAG控制器中RS232接口设计采用MAX232试逻辑对于功能模块是完全透明的;而测试状态芯片,主要用于接收上位机的测试指令和数据,时,测试逻辑会完全控制IC的管脚,使系统功能并将被测器件转换后的测试数据信号传递给上位模块失去对管脚的控制能力(多用于互连测试),机。CPU控制器采用PC7448芯

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。