高速电路板信号完整性设计及仿真

高速电路板信号完整性设计及仿真

ID:46779912

大小:258.84 KB

页数:4页

时间:2019-11-27

高速电路板信号完整性设计及仿真_第1页
高速电路板信号完整性设计及仿真_第2页
高速电路板信号完整性设计及仿真_第3页
高速电路板信号完整性设计及仿真_第4页
资源描述:

《高速电路板信号完整性设计及仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第40卷第2期2010年3月航空计算技术AeronauticalComputingTechniqueV01.40No.2Mar.2010高速电路板信号完整性设计及仿真雒勇,南秀娟(中国航空计算技术研究所,陕西西安710068)摘要:在高速电路设计过程中,信号完整性问题是影响设计能否成功的重要问题之一。通过建立仿真模型,设计者可以在设计阶段就发现信号完整性问题,及时采取合理的方法修改设计,避免了由于信号完整性带来的系统失效。对常见的信号完整性问题进行分析,重点描述了反射和串扰,并结合仿真技术给出相应的修改措施,尽量减小信号完整性产生的问题,通过提前进行

2、设计仿真,设计者可以减少设计失误。提高系统可靠性。关键词:高速电路;信号完整性;反射;串扰中图分类号:TP302.1文献标识码:A文章编号:1671—654X(2010)02.0111.03引言随着电子产品功能的不断增强,越来越多的高速电路被广泛使用。.在高速电路中,由于信号沿变陡、系统时钟频率提高、信号延时、电磁兼容要求、PCB选材要求等导致高速电路信号完整性设计变得十分重要。如果信号完整眭差,将会产生信号失真、时序错误以及数据操作错误等,甚至导致系统失效。因此,设计人员在高速电路设计时必须考虑由于传输线效应引起的反射、串扰、时序延迟等信号完整性问

3、题,并尽可能通过仿真形式对信号完整性进行分析,选择合适的设计方法,提前排除设计缺陷。1信号完整性分析1.1高速电路定义通常,数字电路的频率达到或超过50MHz,并且工作在这个频率之上的电路占整个系统的1/3以上,就可以称该电路为高速电路¨≈J。在实际电路中,信号边沿的快速变化(上升或下降)会引发信号传输的非预期结果。当线传播延时大于数字信号驱动端上升时间的1/6时,则可认为信号为高速信号并产生传输线效应。假设n表示信号上升时间,巧d表示信号线传播延时,若Tr≥4印d,信号将落在安全区域;若2Tpd≤Tr<.4硒d,信号将落在不确定区域;若Try2印d

4、,信号将落在问题区域,当信号落在不确定区域或者问题区域时,应该使用高速布线方法进行PCB设计p1。1.2信号完整性定义信号完整性是指信号在信号线上的质量,即信号在电路中能以正确的时序和电压做出响应的能力。如果信号能以要求的时序、持续时间、电压幅值到达接收端,则认为电路具有良好的信号完整性,否则认为信号完整性差⋯。信号完整性实际就是信号从源端发出后经过传输线后到达接收端并保持可以被接收端正确识别的信号质量。在高速电路中,这个传输过程受到传输线效应、串扰、电磁兼容等环境影响,信号质量会受到影响,信号线会出现振铃、过冲或下冲等现象,问题严重的可以导致接收端

5、不能正确识别,从而引发系统失效。1.3信号完整性问题通常,PCB上的信号传输线可以等效为一个串联电阻、一个串联电感、一个并联电容和一个并联电导BJ。将等效模型综合起来对传输线的影响称为特征阻抗。如果信号传输时,接收端和传输线的阻抗不匹配,则信号会在接收端反射,造成信号能量损耗。信号完整性问题主要考虑反射、串扰、时序、过冲与下冲以及电磁干扰问题。1.1.1反射当接收端和传输线的阻抗不匹配时,传输信号在接收端不能被完全吸收,导致部分能量返回,从而出现信号振铃现象。1.1.2串扰当两根传输线距离太近时,由于传输频率高会导收稿日期:2009-11-27作者简

6、介:雒勇(1975一),男,陕西泾阳人,工程师,研究方向为计算机应用。航空计算技术第40卷第2期致相邻传输线产生电磁干扰,影响传输线品质,造成信号失真。1.1.3时序如果传输线过长会导致信号传输到接收端时不能满足系统时序要求或导致元器件功能混乱,从而造成系统不可预计的错误。1.1.4过冲与下冲当信号快速变化时,可能会产生过冲或下冲,这两种现象都有可能影响后续电路元器件的性能,导致元器件损坏或者失效。1.1.5电磁干扰当数字系统运行时,会在周围环境产生电磁辐射,从而导致周围环境中的电子设备受到电磁干扰,严重的会导致电子设备工作失灵。电磁干扰包括产生过量

7、的电磁辐射和对电磁辐射的敏感性。通常,高频电路会产生较强的电磁辐射,因此,在高速电路设计中,要尽量对高频信号线进行电磁保护、减少环路面积以及进行信号滤波处理。同时,对于电磁辐射敏感的元器件要进行电磁干扰防护。2信号完整性仿真技术在高速电路设计过程中,可以针对不同设计阶段进行仿真,提前考虑信号完整性问题,减少设计错误。在进行系统设计时,可以对系统中每个模块的位置进行仿真,防止模块间的干扰;在单板布局时,可以进行元器件布局仿真;在PCB走线时,进行布线后仿真,保证走线质量,减少信号完整性问题。通过仿真,可以提前预测到信号的设计质量,及时调整设计思路,确保

8、系统稳定、可靠的工作。本文将对信号完整性问题中的反射和串扰进行分析,并对相应的修改措施进行仿真。仿真工具采用

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。