基于TMS320C6713B的远程软件加载设计与实现

基于TMS320C6713B的远程软件加载设计与实现

ID:46638292

大小:746.92 KB

页数:4页

时间:2019-11-26

基于TMS320C6713B的远程软件加载设计与实现_第1页
基于TMS320C6713B的远程软件加载设计与实现_第2页
基于TMS320C6713B的远程软件加载设计与实现_第3页
基于TMS320C6713B的远程软件加载设计与实现_第4页
资源描述:

《基于TMS320C6713B的远程软件加载设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第43卷第4期航空计算技术V01.43No.42013年7月AeronauticalComputingTechniqueJul.2013基于TMS320C6713B的远程软件加载设计与实现许少尉,刘硕,景德胜(中航工业西安航空计算技术研究所,陕西西安710068)摘要:针时以TMS320C6713B为核心的某嵌入式系统要求通过RS422/485进行系统应用软件的加裁与固化。摆脱JTAG口调试电缆的长度限制的问题,描述了一种采用RS422/485进行软件加载与BO㈣AD的设计方法,从硬件设计、软件设计两大方面说明基于C6713B的远程软件加栽系统的实现,对TMS320C6713

2、B使用DSP/BIOS配置、EMIF总线外挂大容量SDHAM等一些新特点进行软件加载系统的设计,从而满足了嵌入式系统对远程加裁软件大数据量,快速传输的要求。关键词:软件远程加载;TMS320C6713B;RS422/485;DSP/BIOS中图分类号:TP274文献标识码:A文章编号:1671.654X(2013)04.0122.03DesignandImplementofRemoteSoftwareLoadingSystemBasedonTMS320C6713BXUShao—wei,LIUShuo,JINGDe—sheng(Xi’anAeronauticsComputing

3、TechniqueResearchInstitute,AVIC,觑’an710068,China)Abstract:TogetridoflengthlimitationoftheJTAGdebugcableinanembeddedsystembasedonTMS320C6713B,asoftwareuploadingmethodthroughRS422/485isrequired.Designofrealizaingsoft·wal'euploadingandBOOTLOADbasedonRS422/485Busisprovidedinthispaper.Implemento

4、fremotesoftwareuploadingSystembasedonC6713Bisdescribeddetailedlyinbothhardwareandsoftwareas—peels.SoftwareuploadingSystem’8designisachievedwithnewcharacteristicsuchasDSP/BIOScoMigu-ration,EMIFbusandlarge·capacitySDRAM.Thusrequirementsofhighthroughoutandfasttransmissionaresatisfied.Keywords:

5、romotesoftwareloading;TMS320C6713B;RS422/485;DSP/BIOS引言TMS320C6713B(以下简称6713B)作为1rI公司开发的高速浮点DSP,因其高达1350MFLOPS的处理能力及丰富的外围接口⋯,已在军事通信、惯性导航系统、数据处理、工业控制等领域广泛使用。在以6713B为核心的嵌入式系统设计中,往往采用JTAG口进行软件在线调试及加载固化。该方法在软件调试阶段比较方便,但以6713B为核心的嵌入式系统往往是整个大系统的一部分。在整个大系统完成调试装机后,一旦出现问题需要对软件进行修改时再采用JTAG口进行加载固化就比较麻

6、烦旧1。由于仿真器与JTAG13有效通讯距离不超过15.24cm,因此常常需要拆解整个系统露出JTAG口进行操作旧1。本文提供了一种利用Pc机串口实现6713B应用软件加载固化的方法。在整个系统完成调试装机后,通过Pc机上的PCI多串口卡以1Mb/s的速率将应用软件发送给C6713B,C6713B收到应用软件后将其存放在SDRAM中进行校验,完成校验后将应用软件烧写进FLASH。系统下电重新启动后,C6713通过二级BOOTLOAD将应用软件加载到C6713内部存储器或外部SDRAM中运行。本文将从硬件设计和软件设计两个方面对该加载技术进行论述。1硬件设计硬件部分主要由TMs

7、320C6713B、FPGA、FLASH、SDRAM、接口及保护电路等组成。硬件原理如图l所示。本设计中,通过DSP/BIOs配置TMS320c6713B系统核心时钟为200MHz,EMIF总线时钟为80MHz,配置BOOT自举模式为ROM启动,配置CE0为32一bitSDRAM接口。配置CEl为16一bitFLASH接口,配置CE3为32一bit异步接口。收稿日期:2013—03—26基金项目:国防基础科研计划项目资助(D1120060967)作者简介:许少尉(1982一),男,陕西成阳人,工程师,主

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。