PowerPC8641处理器模块的自检测设计

PowerPC8641处理器模块的自检测设计

ID:46621919

大小:665.39 KB

页数:5页

时间:2019-11-26

PowerPC8641处理器模块的自检测设计_第1页
PowerPC8641处理器模块的自检测设计_第2页
PowerPC8641处理器模块的自检测设计_第3页
PowerPC8641处理器模块的自检测设计_第4页
PowerPC8641处理器模块的自检测设计_第5页
资源描述:

《PowerPC8641处理器模块的自检测设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第45卷第3期航空计算技术Vol.45No.32015年5月AeronauticalComputingTechniqueMay.2015PowerPC8641处理器模块的自检测设计刘洋,孙允明(中航工业西安航空计算技术研究所,陕西西安710065)摘要:机内自检测对嵌入式系统中的处理器模块具有重要意义。为保证系统能够安全、可靠地工作,需要对硬件资源进行自检测试,并基于测试需求,选取了PowerPC8641处理器模块为硬件平台,以CPU、RAM存储器及FLASH存储器为例,根据其不同的硬件特性分别分析了故障特征,给出相应的测试方法,形成一整套测试方案,并

2、结合测试结果,进行了测试性验证与分析,验证了测试方案的可行性。关键词:BIT;测试性;嵌入式系统;功能故障模型中图分类号:TP273文献标识码:A文章编号:1671桘654X(2015)03桘0119桘04DesignofBuild桘inTestforPowerPC8641ProcessorModuleLIUYang,SUNYun桘ming(Xi′anAeronauticsComputingTechniqueResearchInstitute,AVIC,Xi′an710068,China)Abstract:Build桘inTestsoftwareisi

3、mportantfortheprocessormoduleofembeddedsystems.Toensurethesystemworksafelyandreliably,weneedself桘checktestforhardwareresources,selectPowerPC8641processormoduleashardwareplatform,takeCPU,RAMandFLASHasexamples,analysisfaultpropertiesaccordingtohardwarecharacteristics,presenttestme

4、thods,andproposeasetoftestscheme,verifiesandanalysesthetestabilityaccordingtothetestresults.Theexperimentprovesthatthetestschemefeasible.Keywords:build桘intest;testability;embeddedsystems;functionfaultmodel引言1BIT的特点及设计指标航空电子系统的发展,使其机载嵌入式系统的体BIT根据运行的不同时段,通常可分为上电BIT[2]系结构趋于综合化、复杂化,

5、对系统可靠性的要求也越(PUBIT)、维护BIT(MBIT)、周期BIT(PBIT)三种。来越高[1]。为了提高系统的可靠性,需要对系统进行各类BIT测试项目、测试重点均有不同,且测试方法多种[3]全面、高效的测试性设计。多样,能够共同确保系统安全,增强系统故障检测能力。机内自检测(Build-inTest,BIT)作为机载嵌入式BIT的设计需要满足众多指标,其中故障检测率系统必不可少的一部分,对提高系统可测性,减少维(faultdetectionrate,FDR)、故障隔离率(faultisolation护、维修成本起到了重要作用。BIT是机载嵌入式

6、系rate,FIR)和虚警率(falsealarmrate,FAR)是最重要的统依赖自身的硬件和软件实现系统故障诊断和隔离的三个参数。本文的BIT设计实现将以FDR和FAR为一种技术。能够提高系统可测试性进而提高系统工作指标,并将对其进行测试性验证。可靠性,及时检测、隔离故障,是减少系统维护费用的1.1故障检测率关键技术。故障检测率(FDR)定义为,在规定的时间内,用规研究嵌入式系统的测试性具有重要的理论和实践定的方法正确检测到的故障数与被测单元发生的故障意义。目前BIT技术在国内应用广泛,但缺少理论上总数之比,用百分数表示。FDR的数学模型可表示为:

7、的测试性分析。在实际应用中,测试的覆盖率也难以NDFDR=×100%(1)保证。NT本文在提出全面测试算法的同时,也将结合测试其中,NT为故障总数,或在工作时间T内发生的实际结果进行测试性验证分析,评估测试方案的可行性。故障数,ND为正确检测到的故障数。收稿日期:2015-01-04修订日期2:015-03-20基金项目:中航工业技术创新基金项目资助(2013D63125R)作者简介:刘洋(1991-),男,陕西定边人,助理工程师,硕士研究生,主要研究方向为计算机应用。·120·航空计算技术第45卷第3期1.2虚警率存储器、FLASH存储器三个硬件单元

8、为例,详细分析虚警率(FAR)定义为,在规定的工作时间内,发生它们的故障模式,建立故障模型并给

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。