一种现场可编程门阵列门延时精确调整时序的方法

《一种现场可编程门阵列门延时精确调整时序的方法》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、62航天返回与遥感SPACECRAFTllRECOVERY&R}：MOTESENSING第3l卷第2期2010年4月一种现场可编程门阵列门延时精确调整时序的方法万昊包斌成桂梅(北京空间机电研究所，北京10(所6)摘要通过FPGA(现场可编程门阵列)时序模型分析得出FPGA门延时的方案，综合利用FPGA各种布局布线EDA工具，摸索出一套人工干预FPGA布局布线的方法，使FPGA门延时能够有效地用于时序调整，调整精度可达到纳秒级。该方法具有不增加任何额外器件，成本低、高效方便的特点。关键词现场可编程门阵列门延时时序调整中图分类号：V443+．5文献标识码：A文章编号：1009—8518(

2、2010)02一0062—07AFPGABasedGateDelayPreciseTimingAdjustMethodWanMinBaoBinChengGuimei(Beij吨InstituteofSpaceMechanics&Electricity，Beijing100076，China)AbstractThetextgetatimingmethodbyanalyseFPGAtimingmodel．InstudyingtheFPGAEDAtools，authorexploreamanualintervenelayoutandmutingmethod．WeCanuseittoadju

3、stavailablyinnanosecond础．Thismethodhaveacharacterfornotaddingextracomponent，lowcost，hi29hconvenience．KeywordsFieldprogramgatearrayGatede蛔Timingadjust1引言在开发CCD时序过程中发现CCD的两相电荷转移时序与CCD电荷转移效率密切相关，直接影响CCD最后输出信号的品质。但另一方面从FleA(现场可编程门阵列)产生信号到焦面，其间往往要经过传输、放大、驱动等多个环节，不町避免地对时序产生延迟，导致信号品质下降。为了消除这些偏差，通常需要将相

4、位进行1～10ns的调整，需要200MHz以上时钟；但为r控制高频干扰，一般会限制高频信号通过，由此引入固定门对信号进行调整。本文阐述了一种使用FPGA内部门的固定延时进行时序调整的方法，该方法不需要额外的硬件支持，只需通过FPGA软件对FPGA的综合、布局、布线的过程加以干预就可以实现。2FPGA时序模型分析FPGA在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些逻辑块，来实现一定的功能。在FPGA中，这些逻辑功能块基于查找表(Look—Up-Table，LUT)结构，其本质就是一个随机存储器RAM[1—2l。目前，FPGA中多使用4输入的LUrI'，所以每个LUl．有

5、4位地址线的16×l的RAM。当用户通过电路原理图方式或HDL语言描述方式完成一个逻辑电路没计以后，FPGA首先要用综合工具(如synplify)将用户输入翻泽成由FPGA的各种逻辑功能块表示的形式(瞰治中称之为宏模块)。然后用FPGA布局工具根收稿日期：2010—02—03基金项目：中国空间技术研究院自主研发课题第2期万昊等：一种现场可编程门阵列门延时精确调整时序的方法63据时序约束，将这些宏模块放在FPGA合适的地方，然后根据其自动连线算法，将其连接起来实现用户描述的功能。要想通过加入固定门延时实现时序调整，所以必须先对FPGA时序模型有所了解。下面就某任务用的FPGA时序模型【

6、33进行分析，如图l所示。‘输入延时内部门延时布线延时输出延时图1FPGA时序模型从图1中可以看出，从信号输入FPGA到输出FPGA，延时主要分为输入的延时(InputDelays)、内部延时(InternalDelay)、走线延时(PredictedRoutingDelays)和输_}{j的延时(OutputDelays)4类。采用FPGA内部门的固定延时的方法实际上就是利用内部延时实现的。如果要求保证加入的延时能有效工作，需要解决以下问题：1)由于综合工具会对不改变逻辑功能的部分作为冗余部分优化掉，所以如何引入同定I’j而不被优化掉?2)内部延时具体为多少?是否固定?如果不固定，

7、延时变化都受那些因素影响?3)有那些种类的固定门可以用来进行信号推延?如何将信号推延转化为信号占空比调整及相位调整?4)再加入内部延时后，如何保证输入延时，走线延时及输出延时不变化，或者少变化?这样才能使加入的内部延时可控。下面首先分析影响延时的因素。FIK；A延时产生的根本原冈是FPGA内部的走线、互连的逻辑单元、输入输出单元存在分布电阻和分布电容。一般说来，影响FPGA延时的主要因素有4个方面：1)与所采用FleA的器件系列有关。这主要是由于不同系列的