基于锁相环的遥感相机采样电路设计与优化

基于锁相环的遥感相机采样电路设计与优化

ID:46611692

大小:923.08 KB

页数:8页

时间:2019-11-26

基于锁相环的遥感相机采样电路设计与优化_第1页
基于锁相环的遥感相机采样电路设计与优化_第2页
基于锁相环的遥感相机采样电路设计与优化_第3页
基于锁相环的遥感相机采样电路设计与优化_第4页
基于锁相环的遥感相机采样电路设计与优化_第5页
资源描述:

《基于锁相环的遥感相机采样电路设计与优化》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、航天返回与遥感第37卷第2期66SPACECRAFTRECOVERY&REMOTESENSING2016年4月基于锁相环的遥感相机采样电路设计与优化梁楠李涛吴淞波(北京空间机电研究所,北京100094)摘要高分辨率时间延迟积分电荷耦合器件(TDICCD)遥感相机成像系统设计中,通道数量、高频时钟品质、高速数据传输误码率与相机小型化设计已经成为相互制约的矛盾。目前,为了减小系统体积质量、提高图像信噪比,将采样电路放入相机主体的焦平面附近是目前遥感系统小型化的主要趋势。因此,在相机主体与图像处理器之间,高速数据传输

2、和高速时钟抖动是采样电路的主要设计难题。文章设计了一套基于锁相环(PLL)的高速采样电路,抑制了高速时钟抖动,消除了相位差;设计了一种超前滞后滤波器作为锁相环电路的环路滤波器。通过仿真和实测分别得到了滤波器电路的相位裕度和锁定时间等参数;同时在电路板布局布线时,通过合理地切割地平面、优化时钟的走线,抑制了模数混合部分的量化噪声。电路中使用了串行传输技术实现高速大数据量的传输;最后,文章中对误码率和图像信噪比进行实测,测试结果满足实际工程应用的需求。该设计同传统采样电路相比较,在尺寸、质量、数据传输率、图像信噪比

3、等方面均有较大优化。关键词时间延迟积分电荷耦合器件时钟抖动信噪比锁相环误码率电路设计遥感相机中图分类号:TN401文献标志码:A文章编号:1009-8518(2016)02-0066-08DOI:10.3969/j.issn.1009-8518.2016.02.009DesignandOptimizationofSamplingCircuitinRemoteSensingCameraBasedonPLLLIANGNanLITaoWUSongbo(BeijingInstituteofSpaceMechanics&

4、Electricity,Beijing100094,China)AbstractIntheimagingsystemofthehighresolutionTDICCDremotesensingcamera,thenumberofchannels,thequalityofhigh-frequencyclockandtheerrorsofhigh-speeddatatransmissionhavebecomeanimportantfactorlimitingtheminiaturizationofcamera.Cu

5、rrently,samplingcircuitisplacednearthefocalplaneinordertoimprovethesystemvolume,weightandSNR.Therefore,thehigh-speedclockjitterandthehigh-speedtransmissionarebecomingthemajordesignchallengesofthesamplingcircuit.Inthispaper,ahigh-speedsamplingcircuitbasedonPL

6、Lisadoptedtosuppressthehigh-speedclockjitterandeliminatethephasedifference.Itusesalead-lagfilterasthePLLloopfilter.ThePhasemarginandthelocktimeofthefilterareachievedthroughsimulationandtest.Atthesametime,quantizationnoiseissuppressedthroughoptimizingclockand

7、cuttingthegroundplaneinPCB.Thehigh-speedserialinterfacecanbeusedforlargedatatransmis-sion.TheBERandtheSNRiscalculatedthroughthedigitalizedimagesandmeettherequirementsoftheproject.Comparedwiththetraditionalsamplingcircuit,thehigh-speedsamplingcircuitisgreatly

8、optimizedinsize,weight,datatransmissionrateandSNR.KeywordsTDICCD;clockjitter;signaltonoiseratio;phase-lockedloop(PLL);biterrorrate;circuitdesign;remotesensingcamera收稿日期:2015-12-20基金项目:国家重大科技专项工程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。