基于FPGA的机载图形加速子系统设计与实现

基于FPGA的机载图形加速子系统设计与实现

ID:46604893

大小:484.33 KB

页数:5页

时间:2019-11-26

基于FPGA的机载图形加速子系统设计与实现_第1页
基于FPGA的机载图形加速子系统设计与实现_第2页
基于FPGA的机载图形加速子系统设计与实现_第3页
基于FPGA的机载图形加速子系统设计与实现_第4页
基于FPGA的机载图形加速子系统设计与实现_第5页
资源描述:

《基于FPGA的机载图形加速子系统设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、December2011V01.42NO.4《sermlNo.146}:航空电子技术AVIONICSTECHNOLOGY基于FPGA的机载图形加速子系统设计与实现张晓燕,夏伟杰,周建江.(南京航空航天大学;江苏南京;210016)[摘要]本文设计了一种用于飞机座舱的图形显示加速子系统,该子系统支持字符和2D图形的生成显示,并具有反走样处理功能。为了避免直接读写外部DDR2存储器导致的DDR2操作瓶颈,提出增加缓存模块存储中间计算结果的方法,将计算逻辑和输出逻辑分开,对比较耗时的输出操作进行优化和集中处理以形成流水线操作,以达到实时显示的目的.实际应用结果表明,本文提出的方法提高了图形

2、显示性能,满足当前飞机中对显示画面质量及实时性的要求。[关键词】图形显示;加速;缓存;FPGA【中图分类号]TP391.41[文献标识码】A【文章编号】1006.141X(2011)04.0016.05DesignandImplementationofGraphicAccelerationDisplaySubsystemBasedonFPGAZHANGXiao—yah,XIAWei-jie,ZHOUJian-jiang(NanjingUniversityofAeronauticsandAstronautics;NanjingChina;210016)Abstract:Agraphic

3、accelerationengineinaircraftcockpitdisplaysystemisproposedinthispaper.皿egenerationandanti-aliasingprocessingofcharactersand2Dgraphicsarcsupportedinthedisplaysystem.ToavoidthememoryboaleneckcausedbythedirectoperationsofgraphicsaccelerationenginetoDDR2,theoutputmoduleisseparatedfromthecalculatemo

4、duleandacacheisintroducedtosterethecalculatedresults.Byoptimizingandcentralizingthetime-consumingoutputoperations。apipelineoperationisformedtoperformreal-timedisplay.11圮resultsofpracticalapplicationsshowthattheproposedmethodimprovesthegraphicperformance,andmeetstheaircraftdisplayqualityandreal-

5、timerequirements.,Keywords:gr-印hicdisplay;accelerate;cache;Fl’GA1引言现代飞机座舱显示系统正在向大屏幕综合化方向发展,飞行员可以在有限的视域内依靠一台或几台显示器及时获得来自雷达、光电系统、电子战系统、导航和识别等系统的各种信息【11。在飞机座舱显示系统中图形显示占据重要地位。随着半导体.16.技术的发展,FPGA的规模和集成度大大增加,使之非常适合实现飞机座舱图形显示硬件加速的一些特殊功能。Altera公司的合作伙伴BitSim公司于2006年推出基于FPGA的图形加速显示口核,该口核针对的是Altera公司的FPGA

6、设计,实现点、线、矩形、字符的加速显示[21。Prcvas公司于2010年推出具有二维加速功能的图形控制核,其中二维加基于FPGA的机载图形加速子系统设计与实现张晓燕等2011年12月第42卷第4期【总第146期)速功能包括直线加速、圆加速、字符加速等pJ。本文设计了一种用于飞机座舱的图形显示加速子系统,并在Xilinx公司的Virtex.5系列器件XC5VFX70T上实现。该系统支持字符和2D图形(点、线、圆、圆弧、多边形等及其填充)生成显示,增加反走样处理功能,提高画面显示质量。在16位色模式下该图形加速器可支持最高分辨率为UXGA(1600x1200像素)。为了避免加速IP频繁

7、读写DDR2存储器导致的DDR2操作瓶颈,本系统提出增加缓存模块的方法,采用流水线处理,有效提高了显示性能,达到实时显示的目的。2系统总体结构本系统以Xilinx的Virtex.5FPGA为核心,利用该FPGA的强大逻辑资源和丰富的口核,配合以相应的外部电路芯片,构建出~个灵活、可重构的图形显示加速系统。利用XC5ⅥⅨ70T中内嵌的POWERPC440硬核处理器来管理网络、PCI.E、串口等外围接口,开发由PPC440控制的图形显示加速系统,总体设计框图如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。