多码率串并Viterbi译码器优化设计

《多码率串并Viterbi译码器优化设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、中国空间科学技术ChineseSpaceScienceandTechnology2011年6月第3期多码率串并Viterbi译码器优化设计王闰昕刘荣科赵岭(北京航空航天大学电子信息工程学院，北京100191)摘要为了降低Viterbi译码器的硬件复杂度，对其结构特点进行了研究。通过分析卷积码的特点，对支路度量单元进行了优化，使每次所计算的支路度量值从16个减少到4个。使用灵活快速的回溯算法实现了回溯参数可配置；用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码。优化结构与传统串并结构相比，译码速度相同，硬件资源可节省60％；

2、与传统串行结构相比，硬件资源基本相同，译码速度达到了串行结构的8倍。关键词卷积码串并结构多码率维特比译码器优化设计DOI：10．3780／j．issn．1000-758X．2011．03．0091引言卷积码因其良好的纠错性能以及简单的硬件结构，在移动通信[13、深空通信心1等领域都有着十分广泛的应用。在目前使用的W—CDMA，DV昏S，DVB-T，IEEE802．11，CCSDS等遥控遥测标准中都使用了卷积码。在其众多译码方法中，Viterbi算法作为一种极大似然译码算法被普遍使用。Viterbi译码器根据硬件结构的不同一般可分为串行结构

3、[3]、并行结构[43和串并结构嘲。其中，串行结构耗用硬件资源较少，但译码速率较低，如文献[3]对于(7，1／2)卷积码的译码速率为512kbit／s，使用约8000余门的电路。并行结构译码速率较快，但是耗用硬件资源很多，在非高速应用场合和对实时性要求不高的场合，使用并行结构将带来较大的资源浪费，使成本升高，如文献E4]所设计的(7，1／3)卷积码并行译码器的数据吞吐率为231Mbit／s，使用了4490ALUTs。串并结构能较好地在硬件资源与译码速率之间取得折中，可以适用于多种应用场合，如IEEE802．11系统L6J、CDMA[7]系

4、统，文献[5]使用了26208门的电路达到了6．25Mbit／s的译码速度。但是，现有的串并结构译码器仍存在一定的冗余，同时考虑到译码器在不同应用条件下的具体需求不同，码率、译码延时等技术指标往往不尽相同，例如CCSDS标准中对于(7，1／2)卷积码就给出了5种码率的选择，所以需要一种优化的可以配置的更灵活的译码器方案。考虑到CCSDS标准在航天探测中的广泛应用，本文针对CCSDS标准中提出的(7，1／Z)卷积码进行结构优化。分析该码的结构特点，发现其编码输出值存在一定的相似性，利用此特性，可以对支路度量单元进行优化，减少计算量。同时考虑

5、到CCSDS标准中提出了5种多码率删余方案，本文使用快速灵活的回溯存储方法使译码深度可配置，从而增加了对多码率删余卷积码的支持，并使用同一个硬件结构，实现了对CCSDS标准中的多码率删余卷积码的译码。考虑到可以通过并联译码器的方式增加译码速度¨]，本译码器比单纯的并行结构译码器灵活性更强。与现有的串并结构相比，在译码速度相同的情况下，本文设计的译码器能节省约60％的硬件资源。与传统串行结构相比，资源基本相同，译码速度达到了串行结构的8倍。收稿fl期；2010—08—31。收修改稿ri期：2010—1卜192011年6月中国空间科学技术2V

6、iterbi算法译码原理2．1Viterbi译码算法在Viterbi译码算法中，把汇聚在每个节点上的2条路径的对数似然函数累加值进行比较，然后把具有较大对数似然函数累加值的路径保存下来，丢弃另一条路径；经挑选后第行级只留下2—1条幸存路径，这些路径连同它们的对数似然函数累加值一起被存储起来。由于每个节点引出2条支路，则以后各级中路径的延伸都增大一倍，但比较它们的似然函数累加值后，丢弃一半，结果留存下来的路径总数保持常数。上述译码过程中的基本操作是“加一比一选”(ACS)，即每级求出对数似然函数累加值，然后两两比较并做出选择。当序列发送完毕

7、后，只有唯一的一条幸存路径保留下来，这就是译码所得的路径，只要差错模式不超出卷积码的纠错能力，从一个节点开始产生的各条幸存路径经过一段间隔后总能正确地合并成一条路径，此路径所对应的幸存路径值即为译码结果。2．2删余卷积码标准的卷积码在传输之前通过对特定的比特进行删除，可以达到增加编码后传输速度、减少带宽消耗的效果，但同时也会降低一定的抗误码性能，这种经过比特删除的卷积码称为删余卷积码。卷积码比特删除的规则不同，可以得到不同码率的删余卷积码。删余卷积码的编码实现可以通过在标准卷积码编码器后加入删余单元实现。对于删余卷积码的译码同样町以使用V

8、iterbi译码算法。删余卷积码与标准卷积码在工程中都有应用，在CCSDS的信道编码标准中，就规定了5种码率的卷积码。这就需要译码器要具有一定的灵活性，以适应不同码率的需要。译码器关键模块分析